循环码计数器.docx
《循环码计数器.docx》由会员分享，可在线阅读，更多相关《循环码计数器.docx（15页珍藏版）》请在冰豆网上搜索。
循环码计数器
燕山大学
课程设计说明书
题目：
循环码计数器
学院（系）：
电气工程学院
年级专业：
10级电力系统及其自动化
学号:
100103030157
学生姓名:
指导教师：
吕宏诗张强
教师职称：
实验师实验师
燕山大学课程设计（论文）任务书
院（系）：
电气工程学院基层教学单位：
电子实验中心
学号
100103030157学生姓名
郑旭然专业（班级）电力系统;其
设计题目
循环码计数器
设计技术参数
•设计一个4位循环码计数器
•带进位，且进位用指示灯表示
•转换状态：
0000-0001-0011-0010-0110-0111-0101-0100-1100-1101
-1111-1110-1010-1011-1001-1000-0000
状态是1000时，有进位
设计要求
•用指示灯表示各位输出
•用数码管显示相应16种状态码
•当有进位时，蜂鸣器蜂鸣3秒提示
工作量
•学会使用Max+Plusll软件和实验箱；
•独立完成电路设计，编程下载、连接电路和调试；
•参加答辩并书写任务书。
工作计划
了解EDA的基本知识，学习使用软件Max+Plusll，下发任务书，开始电路
设计；
学习使用实验箱，继续电路设计；
完成电路设计；
编程下载、连接电路、调试和验收；答辩并书写任务书。
参考资料
《数字电子技术基础》•阎石主编•咼等教育出版社•《EDA课程设计B指导书》•
指导教师签字吕宏诗张强
基层教学单位主任签字金海龙
说明：
此表一式四份，学生、指导教师、基层教学单位、系部各一份。
2012年12月13日
第一章引言4
第二章设计说明4
2.1格雷码介绍4
22设计思路5
2.3模块介绍6
2.4真值表10
第三章原理图11
第四章波形仿真图12
第五章管脚锁定及硬件连线13
第六章心得体会14
参考文献15
第一章引言
EDA技术，就是以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件以及实验开发系统为设计工具通过有关的开发软件，自动完成用软件的方式设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合以及优化、逻辑布局布线、逻辑仿真，直至完成对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成电子系统或专用集成芯片的一门新技术。
MAX+plusn开发系统是EDA的开发软件，，该系统将数字电路设计成在一个环境内,允许多种输入方式输入设计逻辑文件，经过系统编译、综合等操作，对于设计进行功能模拟，对数字电路的设计实现同步模拟分析，延时时间分析、编译、最后将编译好的电路分配到一个或者多个器件中。
设计过程包括：
设计输入，设计处理，设计校验以及器件编程。
第二章设计说明
2—1格雷码
2—1.1格雷码介绍
将一定位数的数码按一定的规律排列起来表示特定对象，称为代码或编码，将形成这种代码所遵循的规则称为码制。
格雷码是一种较常用的码制。
格雷码也成为循环码，是一种无权码，其特点是任意
两组相邻代码之间只有一位不同，每一位代码以固定的周期循环，循环码计数时每次状态转换只有一位发生变化，可靠性高。
典型格雷码与二进制码的对照表如图所示：
编码顺序
自然二进制码
格雷码
0
0000
0000
1
0001
0001
2
0010
0011
3
0011
0010
4
0100
0110
5
0101
0111
6
0110
0101
7
0111
0100
8
1000
1100
9
1001
1101
10
1010
1111
11
1011
1110
12
1100
1010
13
1101
1011
14
1110
1001
15
1111
1000
2-1
2—1.2格雷码转换
二进制码二=「格雷码（编码）：
从右边第一位起，依次将每一位与左边一位异或
（XOR,作为对应格雷码该位的值，最左边一位不变（相当于左边是0）；
格雷码u—二进制码（解码）：
从左边第二位起，将每位与左边一位解码后的值异或，作为该位解码后的值（最左边一位依然不变）。
2—2设计思路
由设计技术参数可知，本设计需要完成对十六种状态码的计数，计数器的最大计数
容量为16，故可以以一个集成四位二进制加法计数器74161为基础，借助二进制码和格
雷码的转换关系，设计循环码计数器。
74161为16进制计数器，上升沿触发。
输入时钟脉冲CLK输出端将实现0000-1111的循环计数，并在1111时输出进位输出。
将74161四位输出端通过门电路的链接，几个实现普通二进制到格雷码的转换。
将转换后的格雷码作为循环计数模块的输出。
循环计数模块的输出，用来控制数码管和LED等的工作状态。
74160为10进制计数器，上升沿触发。
输入时钟脉冲CLK输出端将实现计数功能，通过其同步置数端实现进制转换，以控制蜂鸣器的蜂鸣时间。
2—3模块介绍
2—3.1计数模块
74161。
2-2
如图所示，计数模块的基本芯片为一个集成同步十六进制加法计数器
序号
CLK
RD
LD
EPET
工作状态
1
X
0
X
XX
复位
2
1
0
XX
预置数
3
1
1
11
正常计数
4
X
1
1
X0
保持，且C=0
5
X
1
1
01
保持
2-374161功能表
说明：
74161的清零端是异步的，当清零端有效（RD=0）时，不论其他功能端为何种状
态，计数器都将复位，返回QDQCQBQA=OOOO;
当RD=1，LD'=0时，计数器处于预置数状态，之后的第一个CLK信号的上升沿，
将预置输入端加载的数据送入计数器，有QDQCQBQA=DCBA;
只有当置数清零端无效（RD=LD'=1）且使能端有效（EP=ET=1时，计数器才能正常计数，在每个CLK的上升沿，计数值加1；
当RD=LD'=1,并且EP任意，ET=0时，计数器处于保持状态，但进位信号C=0;
当RD=LD'=1,并且EP=O,ET=1时，计数器处于保持状态，此时进位信号C取决于所保持的计数状态值。
2—3.2数码管显示模块
数码管显示模块连接循环码计数器的四个输出端，指示输出的十六种状态码（四
位二进制状态码）。
^LTPL/T""
-：
>'0DS1
>0DS2
>0DS3
>0DS4
2-4
上图为四个十进制静态数码管的位控端，将他们接入高电平选中;
工TALTr…
:
……
.匸U….
QUWr…
^JTPUT，，BJ,r
>D1
>D2
>D3
>C4
三一V_■]-二.
T7
A1
A2
河妫27=
iql@'l2£'：
43@13l'；
■■■■"■4
q逾炫:
a-rravr9*1p■»
崎增V3:
^361M：
-
42@T3C:
q遥39：
3细F；
・d・・MB■aB■4
:
■■•■■"■■■■■4
口迨⑷;
2-5
此图为四个静态数码管的段控信号，
其中D1C1B1A份别接到计数器输出端QDQBQCQA,
其他的输出均接到低电平，以保证数码管在任意时刻只有
1和0两种数字出现。
2—3.3指示灯模块
■0严…一p
■^3L
>C
•-
>R
；j?
@JZ-
2-6
指示灯接入循环计数器的输出端QDQCQBQA进位输出端RCO指示灯DCBA分别用
来表示四个输出的点评信号，与数码管匹配；指示灯R用来显示进位情况，每当有进位
输出时，灯亮。
2—3.4蜂鸣模块
2-7
上图为蜂鸣器触发电路，其主电路为一块集成同步十进制加法计数器74160,他的
功能表与74161完全相同，如图3-3所示，唯一不同的是它的计数容量为十。
本模块中，此十进制计数器改为了四进制。
计数器的使能端连接到循环码计数器的进位输出端RCQ当循环码计数器有进位输
出时，蜂鸣开始，74160的使能端有效（ET=EP=1，清零端和置数端无效（RD'=LD'=1），此时74160处于计数状态。
计数器的初始状态为0000,之后当时钟输入CLK1的第三个
上升沿来临时，计数输出端状态为0011时，74160的置数端有效。
蜂鸣停止，使能端无
效，清零端有效，将计数器清零，等待下一次触发。
2—4真值表
Inputs
Outputs
CLK
LDN
CLRN
ENP
ENT
QDQCQBQA
DCBA
RCO
0
1
1
1
1
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
0000
0000
0001
0011
0010
0110
0111
0101
0100
1100
1101
1111
1110
1010
1011
1001
1000
0000
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
1
1
1
1
1
2
1
1
1
1
3
1
1
1
1
4
1
1
1
1
5
1
1
1
1
6
1
1
1
1
7
1
1
1
1
8
1
1
1
1
9
1
1
1
1
10
1
1
1
1
11
1
1
1
1
12
1
1
1
1
13
1
1
1
1
14
1
1
1
1
15
1
1
1
1
16
1
1
1
1
第三章原理图
♦♦♦
rrm
IFI
-o
U”H
C±H<
OW-
0：
0：
.0：
：
00MM伽俪口：
130
****
1:
U:
麗
:
:
灯巴・•.□:
矽f・--L1----■_■」!
-HM-HV
8-r
7比皿
3-1
原理图简介：
时钟输入端CLK的频率为0.25HZ,时钟输入端CLK1的频率为1HZ当试验箱开关闭合后，循环码计数器开始计数，响应位的LED和数码管分别点亮和出现示数。
当计数达
到16时，进位输出端输出高电平，进位信号灯点亮，74160开始工作，进行计数，同时
输出高电平，触发蜂鸣器。
当CLK1连续输入三个脉冲信号后，蜂鸣器停止蜂鸣。
这时蜂
鸣器刚刚蜂鸣了三秒。
第三章波形仿真图
Name:
■^-dkl_F—elk
R
-I#DO■o*out3D[41]务C[4..1]
4^A（41]P0DS4-Eicosa-£^ODS2-fc^ODSI
4-1
波形仿真图简介：
如图所示为循环码计数器的波形仿真图。
图上显示出，当两个输入脉冲信号符合频
率三倍的关系，这就保证了蜂鸣器的蜂鸣时间固定这个要求。
DCBA为循环码计数器的四
个输出端，它们随着脉冲信号的变化规律符合真值表所列的状态，同时在计数16个时,
进位输出为高电平。
因此设计符合课题要求。
第五章管脚锁定及硬件连线
锁定部件
管脚名称
锁定部件
管脚名称
CLK
173
CLK1
174
D1
127
A2
144
D2
128
A3
147
D3
131
A4
148
D4
132
A
15
C1
133
B
14
C2
134
C
13
C3
135
D
12
C4
136
R
16
B1
139
0DS1
94
B2
140
0DS2
95
B3
141
0DS3
96
B4
142
0DS4
97
A1
143
DD
38
第六章心得体会
为期一个星期的EDA课程设计即将结束，虽然时间并不很长，但是却让我学到了很多东西。
这周的课程设计一开始，由两位实验指导老师给我们讲解了EDA技术的涵义、特点
以及数字系统的设计方法和试验箱的适用。
然后我拿到了分配的设计题目一一循环码计数器。
刚刚接到这个课题觉得一头雾水，尤其是题目要求中的蜂鸣器、状态码等等很少接触的名词更让人不知从何下手了。
于是第一天我并没有开始实质性的设计工作，而是把手中的设计指导书和老师讲的内容学习了一遍，大概对需要做的事情有了些了解，同时熟悉了一下MAX+plusH的应用。
我对EDA课程设计的初步认识就是通过对集成芯片的编程，来实现一些电路功能，即完成软件对硬件的控制。
头脑里对要做的事情有了些概念之后，便和所学的知识联系起来。
数电中学习过有关计数器的知识，循环码计数器是将通常用的十六进制计数器进行一些改变使其输出以格雷码的形式体现出来的计数器。
根据题目的要求，我使用了一片74161实现循环计数
功能，一片74160实现了电路进位输出控制蜂鸣器蜂鸣的功能。
同时利用试验箱的静态数码管和LED等将计数器的输出状态表示出来。
虽然我设计的电路与其实现的功能都相对简单，不过这个电路从接到题目、构思框
架、进行设计、仿真波形、调试电路到最后全部功能的实现，也是经过了非常认真的思考和多次的实践的。
通过这次课程设计，我初步掌握了MAX+plusH的使用方法，成功使
用它进行了一次可编程逻辑器件的设计；加强了对数字逻辑电路知识的掌握；提高了动手实践能力和独自解决问题的能力；并且体会到了掌握知识技能要从理论和实践两方面入手，双管齐下，两边都不能放松。
我以后也会珍惜这次难得经验，不断学习，争取熟练掌握该软件平台的使用，从而更好地利用该软件完成自己的各种设计，争取成为一个技术过硬的人才。
最后还要谢谢指导老师的耐心教导，在原则性问题上面他们很严格，对每个人都很公平，当我遇到困难的时候他们很耐心的帮助我解决，给我们营造了一个良好的学习环境。
参考文献
1常丹华《数字电子技术基础》•电子工业出版社•（P202-P214）
2周莲莲郑兆兆陈白《EDA课程设计B指导书》.（P1）
3阎石主编•《数字电子技术基础》•高等教育出版社•
燕山大学课程设计评审意见表
指导教师评语：
1该生学习态度（认真较认真不认真）
2该生迟到、早退现象（有无）
3该生依赖他人进行设计情况（有无）
平时成绩：
指导教师签字：
2012年12月14日
图面及其它成绩:
答辩小组评语：
1设计巧妙，实现设计要求，并有所创新。
2设计合理，实现设计要求。
3实现了大部分设计要求。
4没有完成设计要求，或者只实现了一小部分的设计要求。
答辩成绩：
组长签字：
2012年12月14日
课程设计综合成绩:
答辩小组成员签字:
2012年12月14日
升级会员 