1356MRFID硬件设计论文.docx
《1356MRFID硬件设计论文.docx》由会员分享，可在线阅读，更多相关《1356MRFID硬件设计论文.docx（48页珍藏版）》请在冰豆网上搜索。
1356MRFID硬件设计论文
硬件总体设计方案书
项目名称：
基于芯片FM17550射频读卡器设计
硬件总体设计方案书4
设计目的.4
设计要求.4
设计框图.4
设计概述.4
第一章概述5
1.1射频5
1.2无线射频识别技术5
1.3相关国际标准5
1.4射频工作原理5
1.5射频卡5
第二章项目设计指标6
2.1项目总体设计指标.6
2.1.1系统设计方案6
2.1.2功能特性指标6
2.1.3设计项目性能指标6
2.1.4设计项目参数6
2.2项目子系统设计指标.7
2.2.1产品子系统组成7
2.2.2模块关系结构7
2.2.3产品子系统说明7
2.2.4模块接口说明7
第三章模块总体设计方案.8
3.1STM32F103VCT6最小系统电路8
3.1.1BOOTx接口电路8
3.1.2STM32去耦电容8
3.2电源电路11
3.2.1电源指示灯12
3.2.2LDO14
3.2.3LDO外部电容的选取15
3.3时钟电路16
3.5LED显示电路24
3.6SPI.24
3.7FM17550.25
3.7.1FM17550发射原理25
3.7.2FM17550接收原理26
3.7.3FM17550外部硬件电路27
7.8天线设计.32
硬件总体设计方案书
设计目的
基于复旦微电子芯片FM17550实现13.56MHz射频读卡器，同时满足部分L1过检要求。
设计要求
实现一般读卡器所需要实现的功能，能将射频卡中的数据完整的读出。
设计框图
5V
图1-1总体设计框图
设计概述
为降低固件设计的难易程度以及必要的通讯接口，同时考虑到设计时便于与数据的测试，
故采用Cortex-M3的ARM内核单片机STM32F103作为设计项目的控制处理器；采用外部5V供电，通过LDO模块将5V电源稳压程3.3V，供给STM32与FM17550,但FM17550的TVDD管脚，仍然采用5V供电，为的是让外部设计的天线场强满足读卡器L1过检时场
强的要求。
STM32采用外部8MHz时钟，FM17550采用外部27.12MHz晶体，经内部2分频后成13.56MHz提供时钟。
STM32通过串口和PC通讯，实现程序的下装和后期的调试。
STM32通过SPI接口控
制FM17550芯片，实现数据和命令的交互。
第一章概述
1.1射频
射频（RF是RadioFrequency的缩写，表示可以辐射到空间的电磁频率，频率范围从300KHZ〜300GHz之间。
射频简称RF射频就是射频电流，它是一种高频交流变化电磁波的简称。
每秒变化小于1000次的交流电称为低频电流，大于10000次的称为高频电流，而射频就是这样一种高频电流。
高频（大于10K）;射频（300K-300G）是高频的较高频段；微波频段（300M-300G）又是射频的较高频段。
该设计采用的13.56MHz。
1.2射频工作原理
电子标签与阅读器之间通过耦合元实现射频信号的空间（无接触）耦合，在耦合通道内，根据时序关系，实现能量的传递，数据的交换。
发生在阅读器和电子标签之间的射频信号的耦合类型有两种。
（1）电感耦合：
变压器模型，通过空间高频交互变磁场实现耦合，依据是电磁感
应定律。
（2）电磁反向散射耦合：
雷达原理模型，发射出去的电磁波，碰到目标后反射，
同时携带回目标信息，依据的是电磁波的空间传播规律
电感耦合方式一般适合于低，高频工作的近距离射频识别系统。
典型的工作频率有：
125kHz、225kHz和13.56MHz识别作用距离小于1m典型作用距离为10〜20cm。
电磁反向散射耦合方式一般适合于超高频、微波工作的远距离射频识别系统。
典型的工作频率有：
433MHz915MHz2.45GHz5.8GHz=识别作用距离大于1m,典型作用距离为3—l0m。
1.3无线射频识别技术无线射频识别技术（RadioFrequencyIdentification,RFID）,或称射频识别技术，
是从二十世纪九十年代兴起的一项非接触式自动识技术。
1.4相关国际标准
ISO/IEC14443协议是Contactlesscardstandards（非接触式IC卡标准）协议由4个部分组成：
第一部分：
物理特性第二部分：
频谱功率和信号接口第三部分：
初始化和防冲突算法第四部分：
通讯协议
ISO10373协议，是当下最为流行的RFID协议ISO14443的相对应的测试协议，是RFID芯片设计者进行芯片验证最有效最可靠的参照依据。
ISO18092协议，近距离通信（NFC无线通信接口和协议标准。
EMV标准，由国际三大银行卡组织－Europay、MasterCard、Visa共同发起制定的银行卡从磁条卡向智能IC卡转移的技术标准，是基于IC卡的金融支付标准。
分为level1的电气层和协议层及level2的应用层。
1.5射频卡
Mifareone（M1卡），非接触CPU卡，FeliCa卡等。
第二章项目设计指标
2.1项目总体设计指标
PC。
2.1.1系统设计方案系统方案组成：
非接触式读卡器，PC终端。
项目产品应用：
将PC作为终端，将读卡器读到的数据通过串口打印显示到
2.1.2功能特性指标
（1）可以读取TYPEA和TYPEB非接触式IC卡，实现卡的读取。
（2）公司通用接口5V供电。
（3）电源指示灯，操作指示灯。
（4）STM32串口ISP下载模式，串口程序调试。
2.1.3设计芯片性能指标
（1）STM32F103VCT6
ARM32位的Cortex-M3
最高72MHz工作频率，在存储器的0等待周期访问时可达1.25DMips/MHz单周期乘法和硬件除法
2.0-3.6V供电和I/O引脚
上电/断电复位（POR/PDR）、可编程电压监测器（PVD）
4-16MHZ晶振振荡器低功耗，睡眠，停机和待机模式，后备电池
（2）FM17550
支持ISO/IEC14443TYPEA和TYPEB读写模式读写器模式支持M1加密，支持ISO14443A,FeliCa卡片模式
ISO14443TYPEA支持速率106kbps,212kbps,424kbps,848kbps基于FeliCa协议的通讯速率支持212kbps,424kbps支持多种HOST接口
SPI接口最高10Mbps
I2C接口支持最高400Kbps的低速模式和最高的3,4Mbps高速模式
串行UART接口，支持RS232帧模式，最高通讯速率1.2MbpsHOST接口独立电源供电
64Byte收发缓冲FIFO
2.2V-3.6V宽电压供电射频发射驱动独立电源供电，最高5.5V
可编程I/O引脚
2.1.4设计芯片部分参数
（1）STM32F103VCT6最大时钟72MHz
（2）FM17550
AVDD,DVDD,PVDD最大3.6V；TVDD最大5.5V最大电流13mA，最大250mA
工作温度-40C—+85C
2.2项目子系统设计指标
2.2.1项目子系统组成
该设计项目主要包含：
STM32F103VCT6最小系统电路，供电接口电路，时钟电路，串
口接口电路，LED显示电路，FM17550电路，射频天线电路。
2.2.2模块关系结构
电源接口
3.3V
图2-1模块关系结构图
2.2.3产品子系统说明
（1）STM32F103VCT6最小系统电路：
作为产品CPU，控制更部分子系统工作。
（2）LED显示电路：
电源信号显示和操作过程状态的显示。
（3）串口接口电路：
用于程序ISP下载和调试过程中打印显示所需的信息。
（4）电源电路：
使用公司统一模块电路接口为系统供电。
（5）时钟电路：
提供8.00MHz和27.12MHz晶体为系统提供时钟。
（6）FM17550电路：
射频控制芯片，提供信号调制解调载波的输出等。
（7）射频天线电路：
PCB绕制天线，将载波信息发射出去。
2.2.4模块接口说明
PC与CPU（STM32）采用串口通信，串口程序ISP下载；STM32和射频芯片FM17550采用SPI连接通信；时钟电路由8Mhz晶体和27.12MHz晶体分别为CPU和FM17550提供必要的时钟；载波信息等通过FM17550的TX引脚过天线发射出去。
第三章模块详细设计方案
系统总体分为STM32F103VCT6最小系统电路，LED显示电路，串口接口电路，电源电路，时钟电路，FM17550电路，射频天线电路7个模块，该章节重点描述每个模块的详细设计电路方案。
该电路系统包含由时钟模块提供的8MHz时钟，3.3V供电电源，去耦电容，下载ISP
BOOT选择接口等。
3.1.1BOOTx接口电路
图3-1-2BOOTx接口电路
当J3的1脚、2脚短路时，BOOT0被拉到，通过串口下载程序；当1脚、2脚开路时,BOOT0拉低，程序从内部主闪存寄存器开始启动，下载的程序开始运行。
表3-1-1stm32f103x电流特性
S^fnbhol
Rating鼎
I
Unll
Tolaldramunto¥口評忧啊Nms[snurce/^
IV
mA
TblalCLmenloutQfVgsgroundiInes国声0卩
ISO
lio
Oulpurtcurrentsunikbyany1：
*0andGqHtnplp:
n
25
Outputcuircnl!
bfjroerbynnyU0a>andwnErdpn
-2S
A
（2）
trjodLGdcjunrorionttvevoltlofersnE"叭占③
-»+0
IrjededEUTerlonanyotfiefpm14）1
±5
Tola）枷杞ctertcun用it（sumofallI/Oar»doonlrolplm）®
t25
表3-1-2stm32f103x电压特性
Cwidfiiori*
Mln
UHll
L/nkkrral:
幣工
landedDObn^ul1*打I4呻wMagc
-
-
V
IOFT^I
•
-
Q2JTrvMrJVHC.75Vf'>
站1心BOOTO
・
0.35WqqP>
%
卜1神Iflwli
torwjwUIQ■wt耐旷
-
-
10fP1rvut
tiaglileg
042*（Vk-?
W
-
-
AlI^Ofc
BOOTO
（J.ffiVqopI
■
■
从上两表中可以知道，BOOTO弓I脚低电平范围为最大为0.35，高电平最低为
0.65。
芯片在上电复位的情况下对，默认BOOT0引脚是浮空输入，所输入的是高低电
平，取决于外部输入的高低电平，电平小于0.35认为输入的为低电平，大于0.65则
认为输入的为高电平。
设计电路中，BOOT0默认串联电阻接地使之输入低电平，J3的1、2
脚短路，BOOT0接3.3V使之为高，R8为保护电阻，在此设计中防止电源对地短路。
按额定电流1A，由：
考虑为其增加1倍裕量，按公司土5%,所以只需要满足:
R>2/（1-5%）=6.94Q
设计中取电阻为10kQ,精度土5%，额定电流1A。
3.1.2STM32去耦电容
图3-1-3去耦电容
去耦的初衷：
不论IC对电流波动的规定和要求如何都要使电压限值维持在规定的运行误差范围之内。
有源器件在开关时产生的高频开关噪声将沿着电源传播，去耦电容的主要功
能就是提供一个局部的直流电源给源器件，以减少开关噪声在班上的传播，和将噪声引导到
地，总的来说去耦电容在集成电路电源和地之间的有两个作用：
一方面是本集成电路的蓄能
电容，另一方面旁路掉器件的高频噪声。
去耦电容容值计算
去耦电容其表达式：
C*d（u）=I*d（t）（式1-2）
由此上公式可以计算出一个IC所要求的去耦电容的电容量C,d（u）是实际电源总线电压所允许的压降，单位为V;I是以A（安培）为单位的最大要求电流；d（t）是这个要求所维持的时间。
由于焊盘和引脚的原因，每个电容都存在等效串联电感（ESL），因此自身会形成一个串
联谐振电路，LC串联谐振电路存在一个谐振频率。
实际上的电容器，其复阻抗为：
随着频率的不同，电容的特性也随之变化，在工作频率低于谐振频率时，电容总体呈现容性；在工作频率高于谐振频率时，电容呈现感性，此时去耦电容就失去了去耦的效果，如下图所
示。
因此，要提高串联谐振频率，就要尽可能降低电容的等效串联电感。
图3-1-4电容阻抗和频率的关系
电容的选择一般取决于电容的谐振频率。
不同的封装的电容有不同的谐振频率，下表列出了不同的容值不同封装的电容的谐振频
率：
表1电容的谐振频率
电容值
通扎摘袋（0.25
叢囱嚴装（0805）
L0pF
23MHz
5MHz
OJpF
8MHz
16MHZ
0.01J1F
25MHz
50MHz
1000pF
80MHz
160MHz
100pF
250MHz
500MHZ
10pF
800MH2
L6GHz
需要注意的是数字的去耦，低的ESR值比谐振频率更为重要，因为低的ESR值可以提
供更低阻抗的到地通路，这样当超过谐振频率的电容呈现感性时仍能提供足够的去耦能力。
从上表可知直插的104电容（O.luF）其自谐振频率是8MHz,而SMD的104电容则是16MHz,其去耦效果可以去掉8MHz或者16MHz以上的高频噪声了，103其自谐振频率是25MHz,105电容是2.5MHz。
去耦电容的安装
在安装电容时，要从焊盘拉出一小段引出线，然后通过过孔和电源平面连接，接地端也是同样。
放置过孔的基本原则就是让这一环路面积最小，进而使总的寄生电感最小。
下图显示了
几种过孔放置方法。
图3-1-5高频电容过孔放置方法
第一种方法从焊盘引出很长的引出线然后连接过孔，这会引入很大的寄生电感。
第二种方法在焊盘的两端点紧邻焊盘打孔，比第一种方法回路面积小得多，寄生电感也
较小，可以接受。
第三种在焊盘的侧面打孔，进一步减小了回路面积，寄生电感比第二种更小，是比较好
的方法。
第四种在焊盘两侧都打孔，和第三种相比，相当于电容每一端都是通过过孔的并联接入电源平面和地平面，比第三种寄生电感更小，只要空间允许，尽量用这种方法。
最后一种方法在焊盘上直接打孔，寄生电感最小，但是焊接是可能出现问题。
去耦半径
理解去耦半径最好的办法就是考察噪声声源和电容补偿电流之间的相位关系，当芯片对电流
的需求发生变化时，会在电源平面的一个很小的局部区域内产生电压扰动，电容要补偿这一
电流（或电压），就必须先感知到这个电压扰动。
信号在介质中传播需要一定的时间，因此从发生局部电压扰动到电容感知到这一扰动之间有一个时间延迟。
同样，电容的补偿电流到
达扰动区也需要一个延迟。
因此，必然造成噪声声源和电容补偿电流之间的相位一致性。
特定的电容，对与它自谐振频率相同的噪声补偿效果最好，我们以这个频率来衡量这种相位
关系。
设自谐振频率为f,对应的波长为入，补偿电流表达式为：
匸A一（式1-5）
其中A是电流幅度，R为需要补偿的区域到电容的距离，C为信号传播速度。
当扰动区到
电容的距离达到入/4时，补偿电流的相位为n，和噪声声源相位刚好差180°,即完全反相。
此时补偿电流不再起作用，去耦的作用失效，补偿的能量无法及时送达。
为了能有效传递补偿能量，应使噪声声源和补偿电流的相位尽可能的小，最好是同相位的。
距离越近，相位差越小，补偿的能量传递越多，如果距离为0,则补偿能量百分之百传递到扰动区。
这就是要
求噪声声源距离电容近可能的近，要远小于入/4。
例如：
0.01UF陶瓷电容，如果安装到电路板上后总的寄生电感为1.6nH,那么其安装后的谐振
频率为125.8MHz,谐振周期为7.98ps。
假设信号在电路板上的传播速度为166ps/inch，则波
长为479nch。
电容的去耦半径为47.9/100=0.479inch，大约等于1.2cm。
现实设计中，不影响其他的情况下，尽可能的靠近芯片管脚。
3.2电源电路
图3-2电源稳压模块
系统采用公司统一接口电路，外部输入5V电源，通过电源稳压模块，将输入的5V电
源经过LDO稳压成3.3V，为系统中的芯片stm32f103和FM17550提供电源。
3.2.1电源指示灯
图3-2-1电源指示灯
25mA，电源损耗为60mW。
如下表3-2可知，该类发光二极管的最大额定正向电流为
表3-2-1发光二级管的极限参数
AbsoluteMaximumRatings
Pamtnctcr
Symbol
Rating
Unit
Re\erseVoltage
Vr
5
V
ForwardCurrent
Ii
25
mA
PeakForwardCurrent
（DutyriO（If?
60
mA
PowerDissipation
Pd
60
mW
FlecirostaticDischarge|HRM>
ESD
2000
V
OjwranngTetn^rLilure
Topr
4）"劭
r
Sitiragcleniperature
Tstg
斗0”+90
'C
SolderingTcmpeiaTure
Tsoi
RcflouSoldering:
260"匚t込】0显匕HandSoldering:
3和"Cfor3sec.
表3-2-2发光二极管特性
Electro-OpticMChamcCerlsttcs（Ta=25lC）
Parameter
Symbol
Min.
Typ.
Max.
Unit
Condition
Lumi]itju>Intensily
Iv
37.0
56.0
—
incd
ViewingAngl^
2yl.r2
—
100
地
PciikWavuktigdi
Ap
—
（）32
nm
DomiiiEinlWaveleii^lh
Ad
■B===
624
nm
b-20mA
SpectnimRadiaiion
Baiidwidlh
AX
20
nm
ForwardVoliage
Vf
L70
2.0
2.40
V
ReverseCurrctn
Jr
--—
—-
）0
nA
Vn-5V
1K电
从上表表3-2-2可知，该类的发光二极管的正向压降正常值为2V左右。
当串联
阻，测得发光二极管两端的电压为2V，其发光二极管所通过的电流I为：
l=（V-）/R=（5-2）/1K=3mA（式1-6）
Forwardvoltagevr（V）
表3-2-4AZ1117-3.3部分参数
ForwardCurrentvs
ForwardVoltage
Pflrainrtcir
Symbol
「n.dfilion百
M1h
Typ
Inlt
OutputXfo血辱
Vow
4.75V^V|^IUV
□对
3J
3.5*5
V
LineRegulation
叫T
“bl血.LSViV^V^ilQV
i
&
伽T
VjK-Voj.-r-XlOm^l^j^lA
i
l«
mV
、UKOP
L.IKt
LI
V
V
我OUtT范畑11=^于鼻
Ins
l.l»
l115
125
V
CurnutLinnil
hrMir
1.25
U5
A
CuirecLt
g
5
.10
niA
RippleRcje^lkifi
PSRR
传12fH1人C皿斤咬即FTanut1uni7
VttrVart->^Wi-IA
60
骂
dB
Tcrnp^ratiire恥hilhy
05
%
Siabiliry
03
%
RMSOuTpu[hta汝1略刖耳jut）
Ta?
5T.lffilr
%
（lieanalShiiliik□鼻n
」uatLmjvl・c*in耳mzLuje1
L轴
HfrCfimwl斤h*i谄
25
忙
从上表可以知道AZ1117-3.3,在输入4.75V-10V之间，输出电压最小为3.235V,最大电压
为3.365V,输出噪声均方根为0.003%。
3.2.3LDO外部电容的选取
LDO稳压器中的PNP调整管的接法为共射级方式，它相对共集电极方式有更高的输出阻抗，由于负载阻抗和输出容抗的影响在低频程处会出现低频极点，此极点又被称为负载极
点，用PL表示。
负载极点的频率由下式计算：
F（PL）=1/（2n*Rload*Cout）（式1-7）
由此式可以知道，LDO不能通过简单地添加主极点的方式实现补偿。
假设一个5V/50mA
的LDO稳压器有下面的条件：
在最大负载电流时，负载极点（PL）频率由下式给出：
PL=1/（2n*Rload*Cout）=1/（2n*100*）=160Hz（式1-8）
假设内部的补偿在1KHz处添加了一个极点（P1）。
由于PNP功率管和驱动电路的存在，在500KHz处会出现一个功率极点（Ppwr）
假设直流增益为80dB,在最大输出电流时的负载阻值为RL=100Q，输出电容为
Cout=10uF。
相对应的波特图为：
（Hz）
图3-2-4LDO电容波特图
可以看出回路是不稳定的。
极点PL和P1分别产生-90°的相移（阻止振荡），在回路
中必须添加一个零点。
一个零点可以产生+90°的相移，它会消除极点的影响，这种影响若
不予补偿会导致电路不稳定。
因此，几乎所有的单品LDO都需要在回路中添加这个零点。
该零点一般都是通过输出
电容在内在的等效串联电阻（ESR）获得的。
输出电容的ESR在回路增益中产生一个零
升级会员 