1356MRFID硬件设计论文.docx

1、1356MRFID硬件设计论文硬件总体设计方案书项目名称：基于芯片FM17550射频读卡器设计硬件总体设计方案书 4设计目的 . 4设计要求 . 4设计框图 . 4设计概述 . 4第一章 概述 51.1射频 51.2无线射频识别技术 51.3相关国际标准 51.4射频工作原理 51.5射频卡 5第二章 项目设计指标 62.1项目总体设计指标 . 62.1.1系统设计方案 62.1.2功能特性指标 62.1.3设计项目性能指标 62.1.4设计项目参数 62.2项目子系统设计指标 . 72.2.1产品子系统组成 72.2.2模块关系结构 72.2.3产品子系统说明 72.2.4模块接口说明 7第

2、三章 模块总体设计方案 . 83.1STM32F103VCT6最小系统电路 83.1.1BOOTx 接口电路 83.1.2STM32 去耦电容 83.2电源电路 113.2.1电源指示灯 123.2.2LDO 143.2.3LDO 外部电容的选取 153.3时钟电路 163.5LED 显示电路 243.6SPI . 243.7FM17550 . 253.7.1 FM17550 发射原理 253.7.2FM17550 接收原理 263.7.3FM17550 外部硬件电路 277.8天线设计 . 32硬件总体设计方案书设计目的基于复旦微电子芯片 FM17550实现13.56MHz射频读卡器，同时满

3、足部分L1过检要求。设计要求实现一般读卡器所需要实现的功能，能将射频卡中的数据完整的读出。设计框图5V图1-1总体设计框图设计概述为降低固件设计的难易程度以及必要的通讯接口， 同时考虑到设计时便于与数据的测试，故采用Cortex-M3的ARM内核单片机STM32F103作为设计项目的控制处理器；采用外部 5V供电，通过 LDO 模块将5V电源稳压程 3.3V，供给 STM32与FM17550,但FM17550 的TVDD管脚，仍然采用5V供电，为的是让外部设计的天线场强满足读卡器 L1过检时场强的要求。STM32采用外部8MHz时钟，FM17550采用外部27.12MHz晶体，经内部2分频后成

4、 13.56MHz提供时钟。STM32通过串口和PC通讯，实现程序的下装和后期的调试。 STM32通过SPI接口控制FM17550芯片，实现数据和命令的交互。第一章 概述1.1射频射频（RF是Radio Frequency的缩写，表示可以辐射到空间的电磁频率，频率范围从 300KHZ300GHz之间。射频简称 RF射频就是射频电流，它是一种高频交流变化电磁波的简 称。每秒变化小于 1000 次的交流电称为低频电流，大于 10000 次的称为高频电流，而射频 就是这样一种高频电流。高频 （大于10K）;射频（300K-300G）是高频的较高频段；微波频 段（300M-300G）又是射频的较高频段

5、。该设计采用的 13.56MHz。1.2射频工作原理电子标签与阅读器之间通过耦合元实现射频信号的空间 （无接触）耦合，在耦合通道内， 根据时序关系，实现能量的传递，数据的交换。发生在阅读器和电子标签之间的射频信号的耦合类型有两种。（ 1） 电感耦合：变压器模型，通过空间高频交互变磁场实现耦合，依据是电磁感应定律。（ 2） 电磁反向散射耦合：雷达原理模型，发射出去的电磁波，碰到目标后反射，同时携带回目标信息，依据的是电磁波的空间传播规律电感耦合方式一般适合于低，高频工作的近距离射频识别系统。典型的工作频率有：125kHz、225kHz和13. 56MHz识别作用距离小于 1m 典型作用距离为 1

6、020cm。电磁反向散射耦合方式一般适合于超高频、 微波工作的远距离射频识别系统。 典型的工 作频率有：433MHz 915MHz 2. 45GHz 5. 8GHz=识别作用距离大于 1m,典型作用距离为 3 l0m。1.3无线射频识别技术 无线射频识别技术（ Radio Frequency Identification ,RFID ） , 或称射频识别技术，是从二十世纪九十年代兴起的一项非接触式自动识技术。1.4相关国际标准ISO/IEC14443 协议是 Contactless card standards （非接触式 IC 卡标准）协议由 4 个部分组成：第一部分：物理特性 第二部分：频

7、谱功率和信号接口 第三部分：初始化和防冲突算法 第四部分：通讯协议ISO10373协议，是当下最为流行的 RFID协议ISO14443的相对应的测试协议，是RFID芯 片设计者进行芯片验证最有效最可靠的参照依据。ISO18092协议，近距离通信（NFC无线通信接口和协议标准。EMV 标准，由国际三大银行卡组织 Europay、 MasterCard 、 Visa 共同发起制定的银行 卡从磁条卡向智能 IC 卡转移的技术标准，是基于 IC 卡的金融支付标准。分为 level 1 的电 气层和协议层及 level 2 的应用层。1.5射频卡Mifare one （M1 卡），非接触 CPU卡，Fe

8、liCa 卡等。第二章 项目设计指标2.1项目总体设计指标PC。2.1.1 系统设计方案 系统方案组成：非接触式读卡器， PC 终端。 项目产品应用：将 PC 作为终端，将读卡器读到的数据通过串口打印显示到2.1.2 功能特性指标(1)可以读取TYPE A和TYPE B非接触式IC卡，实现卡的读取。( 2)公司通用接口 5V 供电。( 3)电源指示灯，操作指示灯。( 4) STM32 串口 ISP 下载模式，串口程序调试。2.1.3 设计芯片性能指标( 1 ) STM32F103VCT6ARM 32 位的 Cortex-M3最高 72MHz 工作频率，在存储器的 0 等待周期访问时可达 1.2

9、5DMips/MHz 单周期乘法和硬件除法2.0-3.6V 供电和 I/O 引脚上电/断电复位(POR/PDR)、可编程电压监测器(PVD)4-16MHZ 晶振振荡器 低功耗，睡眠，停机和待机模式，后备电池(2)FM17550支持 ISO/IEC 14443 TYPE A 和 TYPE B 读写模式 读写器模式支持 M1 加密，支持 ISO 14443A,FeliCa 卡片模式ISO 14443 TYPE A 支持速率 106kbps,212kbps,424kbps,848kbps 基于 FeliCa 协议的通讯速率支持 212kbps,424kbps 支持多种 HOST 接口SPI 接口最高

10、 10MbpsI2C 接口支持最高 400Kbps 的低速模式和最高的 3,4Mbps 高速模式串行UART接口，支持 RS232帧模式，最高通讯速率 1.2Mbps HOST 接口独立电源供电64Byte 收发缓冲 FIFO2.2V-3.6V 宽电压供电 射频发射驱动独立电源供电，最高 5.5V可编程 I/O 引脚2.1.4 设计芯片部分参数(1)STM32F103VCT6 最大时钟 72MHz(2)FM17550AVDD,DVDD,PVDD 最大 3.6V；TVDD 最大 5.5V 最大电流 13mA， 最大 250mA工作温度-40 C +85 C2.2项目子系统设计指标2.2.1项目子

11、系统组成该设计项目主要包含： STM32F103VCT6最小系统电路，供电接口电路 ，时钟电路，串口接口电路，LED显示电路，FM17550电路，射频天线电路。2.2.2模块关系结构电源接口3.3V图2-1模块关系结构图2.2.3产品子系统说明(1)STM32F103VCT6最小系统电路：作为产品 CPU，控制更部分子系统工作。(2)LED显示电路：电源信号显示和操作过程状态的显示。(3) 串口接口电路：用于程序 ISP下载和调试过程中打印显示所需的信息。(4)电源电路：使用公司统一模块电路接口为系统供电。(5)时钟电路：提供 8.00MHz和27.12MHz晶体为系统提供时钟。(6)FM17

12、550电路：射频控制芯片，提供信号调制解调载波的输出等。(7)射频天线电路：PCB绕制天线，将载波信息发射出去。2.2.4模块接口说明PC与CPU(STM32)采用串口通信，串口程序 ISP下载；STM32和射频芯片 FM17550 采用SPI连接通信；时钟电路由 8Mhz晶体和27.12MHz晶体分别为CPU和FM17550提供 必要的时钟；载波信息等通过 FM17550的TX引脚过天线发射出去。第三章模块详细设计方案系统总体分为 STM32F103VCT6最小系统电路，LED显示电路，串口接口电路，电源 电路，时钟电路，FM17550电路，射频天线电路 7个模块，该章节重点描述每个模块的详

13、 细设计电路方案。该电路系统包含由时钟模块提供的 8MHz时钟，3.3V供电电源，去耦电容，下载 ISPBOOT选择接口等。3.1.1BOOTx 接口电路图3-1-2 BOOTx接口电路当J3的1脚、2脚短路时，BOOT0被拉到，通过串口下载程序；当1脚、2脚开路时, BOOT0拉低，程序从内部主闪存寄存器开始启动，下载的程序开始运行。表3-1-1 stm32f103x电流特性SfnbholRating 鼎IUnllTolal dram unto 口評忧啊 Nms snurce/IVmATblal CLmenl out Qf Vgs groundi Ines 国声0卩ISOlioOulpurt

14、 current sunik by any 1：*0 and GqHtnpl p:n25Output cuircnl! bfjroer by nny U0a and wnErd pn-2SA (2)trjodLGd cjunrori on ttve volt lofersnE 叭占-+0Irjeded EUTerl on any otfief pm14)1 5Tola)枷杞ctert cun用it (sum of all I/O ard oonlrol plm)t25表3-1-2 stm32f103x电压特性Cwidfiiori*MlnUHllL/nk krral:幣工landed DO bn

15、ul1 * 打 I4呻 wMagc-VIO FTI-Q 2JTrvMrJVHC.75Vf站1心 BOOTO0.35WqqP%卜1 神 IflwlitorwjwU IQ wt耐旷-10 fP1 rvuttiagli leg042*(Vk-? W-Al IOfcBOOTO(J.ffiVqopI从上两表中可以知道， BOOTO弓I脚低电平范围为最大为 0.35 ，高电平最低为0.65 。芯片在上电复位的情况下对，默认 BOOT0引脚是浮空输入，所输入的是高低电平，取决于外部输入的高低电平，电平小于 0.35 认为输入的为低电平，大于 0.65 则认为输入的为高电平。设计电路中， BOOT0默认串联电

16、阻接地使之输入低电平， J3的1、2脚短路，BOOT0接3.3V使之为高，R8为保护电阻，在此设计中防止电源对地短路。按额定电流1A，由：考虑为其增加1倍裕量，按公司土 5%,所以只需要满足:R2 /(1-5%)=6.94 Q设计中取电阻为10k Q,精度土 5%，额定电流1A。3.1.2STM32去耦电容图3-1-3去耦电容去耦的初衷：不论IC对电流波动的规定和要求如何都要使电压限值维持在规定的运行 误差范围之内。有源器件在开关时产生的高频开关噪声将沿着电源传播， 去耦电容的主要功能就是提供一个局部的直流电源给源器件， 以减少开关噪声在班上的传播， 和将噪声引导到地，总的来说去耦电容在集成电

17、路电源和地之间的有两个作用： 一方面是本集成电路的蓄能电容，另一方面旁路掉器件的高频噪声。去耦电容容值计算去耦电容其表达式：C*d (u) =I*d(t) (式 1-2)由此上公式可以计算出一个 IC所要求的去耦电容的电容量 C,d(u)是实际电源总线电压所允 许的压降，单位为 V ; I是以A (安培)为单位的最大要求电流； d(t)是这个要求所维持的时 间。由于焊盘和引脚的原因， 每个电容都存在等效串联电感 (ESL)，因此自身会形成一个串联谐振电路，LC串联谐振电路存在一个谐振频率。实际上的电容器，其复阻抗为：随着频率的不同，电容的特性也随之变化，在工作频率低于谐振频率时， 电容总体呈现

18、容性； 在工作频率高于谐振频率时， 电容呈现感性，此时去耦电容就失去了去耦的效果， 如下图所示。因此，要提高串联谐振频率，就要尽可能降低电容的等效串联电感。图3-1-4电容阻抗和频率的关系电容的选择一般取决于电容的谐振频率。不同的封装的电容有不同的谐振频率， 下表列出了不同的容值不同封装的电容的谐振频率：表1电容的谐振频率电容值通扎摘袋(0.25叢囱嚴装(0805)L0 pF23 MHz5 MHzOJ pF8 MHz16 MHZ0.01 J1F25 MHz50 MHz1000 pF80 MHz160 MHz100 pF250 MHz500MHZ10 pF800 MH2L6 GHz需要注意的是数

19、字的去耦，低的 ESR值比谐振频率更为重要，因为低的 ESR值可以提供更低阻抗的到地通路，这样当超过谐振频率的电容呈现感性时仍能提供足够的去耦能力。从上表可知直插的104电容(O.luF)其自谐振频率是 8MHz,而SMD的104电容则是16MHz, 其去耦效果可以去掉 8MHz或者16MHz以上的高频噪声了，103其自谐振频率是25MHz,105 电容是2.5MHz。去耦电容的安装在安装电容时，要从焊盘拉出一小段引出线， 然后通过过孔和电源平面连接， 接地端也是同 样。放置过孔的基本原则就是让这一环路面积最小， 进而使总的寄生电感最小。 下图显示了几种过孔放置方法。图3-1-5高频电容过孔放

20、置方法第一种方法从焊盘引出很长的引出线然后连接过孔，这会引入很大的寄生电感。第二种方法在焊盘的两端点紧邻焊盘打孔， 比第一种方法回路面积小得多， 寄生电感也较小，可以接受。第三种在焊盘的侧面打孔， 进一步减小了回路面积， 寄生电感比第二种更小， 是比较好的方法。第四种在焊盘两侧都打孔，和第三种相比，相当于电容每一端都是通过过孔的并联接入 电源平面和地平面，比第三种寄生电感更小，只要空间允许，尽量用这种方法。最后一种方法在焊盘上直接打孔，寄生电感最小，但是焊接是可能出现问题。去耦半径理解去耦半径最好的办法就是考察噪声声源和电容补偿电流之间的相位关系， 当芯片对电流的需求发生变化时，会在电源平面的

21、一个很小的局部区域内产生电压扰动， 电容要补偿这一电流（或电压），就必须先感知到这个电压扰动。信号在介质中传播需要一定的时间，因此 从发生局部电压扰动到电容感知到这一扰动之间有一个时间延迟。 同样，电容的补偿电流到达扰动区也需要一个延迟。因此，必然造成噪声声源和电容补偿电流之间的相位一致性。特定的电容，对与它自谐振频率相同的噪声补偿效果最好， 我们以这个频率来衡量这种相位关系。设自谐振频率为 f,对应的波长为 入，补偿电流表达式为：匸A 一 （式 1-5）其中A是电流幅度，R为需要补偿的区域到电容的距离， C为信号传播速度。当扰动区到电容的距离达到 入/4时，补偿电流的相位为 n，和噪声声源相

22、位刚好差 180 ,即完全反相。此时补偿电流不再起作用，去耦的作用失效，补偿的能量无法及时送达。为了能有效传递补 偿能量，应使噪声声源和补偿电流的相位尽可能的小，最好是同相位的。距离越近，相位差 越小，补偿的能量传递越多，如果距离为 0,则补偿能量百分之百传递到扰动区。这就是要求噪声声源距离电容近可能的近，要远 小于入/4。例如：0.01UF陶瓷电容，如果安装到电路板上后总的寄生电感为 1.6nH,那么其安装后的谐振频率为125.8MHz,谐振周期为7.98ps。假设信号在电路板上的传播速度为 166ps/inch，则波长为479nch。电容的去耦半径为 47.9/100=0.479inch，

23、大约等于1.2cm。现实设计中，不影响其他的情况下，尽可能的靠近芯片管脚。3.2电源电路图3-2电源稳压模块系统采用公司统一接口电路，外部输入 5V电源，通过电源稳压模块，将输入的 5V电源经过LDO稳压成3.3V，为系统中的芯片 stm32f103和FM17550提供电源。3.2.1电源指示灯图3-2-1电源指示灯25mA，电源损耗为 60mW。如下表3-2可知，该类发光二极管的最大额定正向电流为表3-2-1发光二级管的极限参数Absolute Maximum RatingsPamtnctcrSymbolRatingUnitRe erse VoltageVr5VForward Current

24、Ii25mAPeak Forward Current(Duty riO(ESD2000VOjwranng TetnrLilureTopr4)劭rSitiragc l eniperatureTstg斗 0 ” +90CSoldering Tcmpei aTureTsoiRcflou Soldering : 260 匚 t込】0显匕 Hand Soldering : 3和C for 3 sec.表3-2-2发光二极管特性Elect ro-OpticM ChamcCerlsttcs (Ta=25lC)ParameterSymbolMin.Typ.Max.UnitConditionLumiitju I

25、ntensilyIv37.056.0incdView ing Angl2 y l . r2100 地Pciik WavuktigdiAp()32nmDomiiiEinl WaveleiilhAdB =624nmb-20mASpectnim RadiaiionBaiidwidlhAX20nmForward VoliageVfL702.02.40VReverse CurrctnJr-)0nAVn-5V1K电从上表表3-2-2可知，该类的发光二极管的正向压降正常值为 2V左右。当串联阻，测得发光二极管两端的电压为 2V，其发光二极管所通过的电流 I为：l=(V- )/R=(5-2)/1K=3mA (

26、式 1-6)Forward voltage vr (V)表3-2-4 AZ1117-3.3部分参数Forward Current vsForward VoltagePflrainrtcirSymboln.dfilion百M1hTypInltOutput Xfo 血辱Vow4.75VV|IUV对3 J3.5*5VLine Regulation叫T“bl血.LSViVVilQVi&伽TVjK-Voj.-r-XlOmljlAilmV、UKOPL.IKtLIVV我OUtT范畑11=于鼻I nsl.llWi-IA60骂dBTcrnpratiire 恥hilhy0 5%Siabiliry03%RMS Ou

27、Tpu hta汝 1略刖耳jut)Ta ?5T. lffilr%(lieanal Shiiliik鼻 nuat Lmjvl c*in耳mzLuje1L轴HfrCfimwl 斤h*i谄25忙从上表可以知道 AZ1117-3.3,在输入4.75V-10V之间，输出电压最小为 3.235V,最大电压为3.365V,输出噪声均方根为 0.003%。3.2.3 LDO外部电容的选取LDO稳压器中的PNP调整管的接法为共射级方式，它相对共集电极方式有更高的输出 阻抗，由于负载阻抗和输出容抗的影响在低频程处会出现低频极点， 此极点又被称为负载极点，用PL表示。负载极点的频率由下式计算：F(PL)=1/(2

28、n *Rload*Cout) (式 1-7)由此式可以知道，LDO不能通过简单地添加主极点的方式实现补偿。 假设一个5V/50mA的LDO稳压器有下面的条件：在最大负载电流时，负载极点 (PL)频率由下式给出：PL=1/(2 n *Rload*Cout)=1/(2 n *100* )=160Hz (式 1-8)假设内部的 补偿在1KHz处添加了一个极点(P1)。由于PNP功率管和驱动电路的存在， 在500KHz处会出现一个功率极点(Ppwr)假设直流增益为 80dB,在最大输出电流时的负载阻值为 RL=100 Q，输出电容为Cout=10uF。相对应的波特图为：（Hz）图3-2-4 LDO电容波特图可以看出回路是不稳定的。极点 PL和P1分别产生-90的相移（阻止振荡），在回路中必须添加一个零点。一个零点可以产生 +90 的相移，它会消除极点的影响，这种影响若不予补偿会导致电路不稳定。因此，几乎所有的单品 LDO都需要在回路中添加这个零点。该零点一般都是通过输出电容在内在的等效串联电阻 （ESR）获得的。输出电容的ESR在回路增益中产生一个零