基于TS201的高性能雷达信号通用处理板设计.docx

上传人:b****4 文档编号:3595247 上传时间:2022-11-24 格式:DOCX 页数:7 大小:127.34KB
下载 相关 举报
基于TS201的高性能雷达信号通用处理板设计.docx_第1页
第1页 / 共7页
基于TS201的高性能雷达信号通用处理板设计.docx_第2页
第2页 / 共7页
基于TS201的高性能雷达信号通用处理板设计.docx_第3页
第3页 / 共7页
基于TS201的高性能雷达信号通用处理板设计.docx_第4页
第4页 / 共7页
基于TS201的高性能雷达信号通用处理板设计.docx_第5页
第5页 / 共7页
点击查看更多>>
下载资源
资源描述

基于TS201的高性能雷达信号通用处理板设计.docx

《基于TS201的高性能雷达信号通用处理板设计.docx》由会员分享,可在线阅读,更多相关《基于TS201的高性能雷达信号通用处理板设计.docx(7页珍藏版)》请在冰豆网上搜索。

基于TS201的高性能雷达信号通用处理板设计.docx

基于TS201的高性能雷达信号通用处理板设计

基于TS201的高性能雷达信号通用处理板设计

基于ADITS201的雷达信号处理机设计

(西安电子科技大学雷达信号处理国家重点实验室)

摘要:

本文开发了一套以4片TS201与一片FPGA为核心的雷达信号处理系统。

处理板各DSP仅通过链路口实现点对点通信,调试方便。

系统仅用一副板卡即完成了雷达数据处理,使其具有硬件结构简单,体积小,程序易调试,整体可靠性高等特点,可以完成副瓣对消,四路信号的脉冲压缩与动目标检测,副瓣匿影等功能,其检测结果控制着雷达伺服系统的运行。

关键词:

TS201;FPGA;自适应旁瓣相消;数字脉冲压缩;动目标检测

引言

TS201是ADI公司最新型的TigerSHARC架构DSP,本文实现了一套以4片TS201和一片FPGA为核心的雷达信号处理系统,该系统仅用一副板卡即实现了空时二维信号处理。

实现了自适应副瓣相消,4路脉冲压缩与MTI/MTD,副瓣匿影,和差波束测角等算法,可以完成对目标距离,方位偏差量的测算。

该系统具有硬件结构简单,体积小,程序易调试,可靠性高等特点。

该系统已成功应用与某型号雷达处理机中。

1.系统概述:

系统结构如图1所示,主要由旁瓣相消模块,数字脉压模块,MTD处理模块三大部分组成。

图1信号处理系统框图

雷达的脉冲重复频率在高低重频之间切换,系统按照脉冲重复周期处理回波数据,对IQ信号进行旁瓣相消,脉冲压缩及MTD(先FFT后进行恒虚警处理),若经副瓣匿影及门限检测后系统判别无目标,则仅输出噪声处理强度至终端显示机柜,若判定有目标则同时输出目标距离,方位参数等信息,以控制伺服系统对重点空域跟踪扫描,控制相控阵雷达自动调整波束指向跟踪目标。

表1部分参数列表

重频处理时间测试方波噪声方波近距工作区远距工作区

1<3300us80655322372

2<6600us80658704424

2.系统平台设计:

板卡主要以4片TS201与一片FPGA为核心,外加FLASH、SDRAM、与光纤及其配置芯片组成。

其核心器件TS201具有卓越的数据处理能力,具有最高达600MHz的工作时钟,双独立内核,且每个时钟周期可以完成4条指令。

具有24Mbits的片内RAM,14个DMA通道可在不占用内核时钟的情况下完成大量数据传输,因而适宜应用在运算量高,大量数据频繁交换的系统中。

板卡结构如下图2,系统晶振为50M,TS201经12倍频后工作时钟为600MHz,单板卡的系统峰值处理能力达到14.4GFLPOS,满足系统需要。

图2系统硬件结构图

该系统具有以下特点:

一:

FPGA与DSP0、1通过32位总线连接,AD-DDC后IQ数据以4M/S(32位字,折合128bit/s)速率经光纤进入FPGA,数据率小于TS201总线慢速协议上限(

M/S),因此FPGA与DSP的通信采用总线慢速协议。

二:

各DSP之间仅通过链路口实现点对点通信,避免了数据交换频繁时由于总线竞争造成的总线瓶颈,同时大大降低了PCB布线的难度,节约了成本。

三:

4片DSP共用一片FLASH进行程序加载,DSP1从FLASH加载程序,DSP2、3、4以链路口方式通过DSP1加载。

四:

由于各DSP总线相互独立,使各DSP具有完全独立的寻址空间,程序运行不受其它DSP干预,独立编程有利于调试5,采用4路数据分别在一片DSP中处理的设计使回波接收完毕后仅需一个脉冲重复周期即可完成目标检测。

考虑到系统算法的复杂性与计算中的动态范围的要求,在单周期内可完成数据处理的前提下,由FPGA负责定时控制与板间数据传输,使DSP专注于数据运算,系统算法尽量软件化设计,调试方便。

3.系统功能实现

系统上电后,等待导前信号触发系统工作。

FPGA以导前信号为触发从IO口读取工作报文并同时向各DSP同时发送IRQ0信号。

DSP0受IRQ0触发配置DMA0通道处于等待接收状态、DSP1、2、3收到IRQ0后则配置链路口等待DSP0分发数据。

在根据表1确定的工作区内,FPGA通过光纤接收IQ数据(32位定点数,高16位为实部,低16位为虚部),由总线发往DSP0。

DSP0采用中断与DMA相结合的方式,在DMA中断中进行数据乒乓缓存,DMA传输不占用内核时钟,使数据传输与数据处理处于完全并行的状态。

DSP0通过链路口按距离波门顺序将差支路与两路辅助通道信号发至DSP1,将辅路1,辅路2数据分别发送至DSP2、3。

和支路、辅路1、辅路2信号分别完成脉压与MTD-CFAR处理后经链路口汇总至DSP1,由DSP1完成副瓣匿影及门限检测后若判定有目标则据和、差两路信号估计目标方位角信息。

目标的强度,角误差量等信息按距离波门顺序由DSP1经总线传至FPGA,由FPGA送出板外至伺服与终端系统,信号流向可参看图2。

4.和\差支路自适应旁瓣相消:

本旁瓣相消系统采用双辅助天线旁瓣相

消器对和、差两路信号实现干扰对消,对消

后的和、差信号经脉冲压缩、相参积累后进

行方位角参数估计。

两辅路信号则经脉压与

MTD-CFAR后与和路信号完成副瓣匿影。

波经AD正交采样后得到IQ数据,由DMA0图3旁瓣相消框图

通道输入DSP0片内RAM,DSP0按图1将各路数据分发至各DSP,定点转浮点后进行副瓣对消。

样本选取在休止期的各路64点数据(噪声方波区)。

按照最小方差准则,自适应最优权为Winner滤波的最优解。

权值的求解采用著名的Winner-Hoff方程:

(1)

式中

为双辅助天线经单延迟线前后的空时相关矩阵,

为辅路信号与和(差)路信号的互相关矩阵。

旁瓣相消的系统输出为

旁瓣相消中相消权的求取为实现的主要难度所在,这里采用以下两点降低了计算法复杂度:

1、

均需由矩阵相乘实现,自相关矩阵

为Hemite矩阵,只需求取矩阵上三角元素,下三角元素则可由对称性直接获得,无需计算。

2、四阶相关矩阵求逆是权值计算的关键,这里采用一种基于QR分解的矩阵求逆算法。

首先采用正交化方法实现矩阵的QR分解,再结合上三角矩阵求逆[[4]的快速算法,经矩阵相乘可快速求取

,该方法有具体的计算公式使编程易于实现,且相比直接求逆大大降低了计算复杂度,有明显的优势,矩阵求逆运算量的降低为快速求取自适应权值争取了宝贵的时间。

在求取

的基础上做矩阵相乘即可求得自适应旁瓣相消的最优权。

即可完成旁瓣相消。

5.四路信号的数字脉冲压缩:

DSP中实现脉冲压缩的通用方法为频域脉压:

脉压系数为两种调频信号(线性,非线性调频信号)经FFT后的复数,回波数据FFT后与脉压系数点乘,再做IFFT即可得脉压结果,本文中脉压采用以下方法降低了系统运算量。

图4频域脉压框图

针对TS201芯片内存量大的具体特点,可采用以内存换处理时间的方法:

脉压系数权库中保存两种调频信号(时域)的FFT结果,直接存于DSP的内存空间中,通过工作报文选取不同脉压系数的存放地址,此方法可减少一次FFT处理时间。

VisualDSP++中的FFT核已有相当程度的优化,稍作变化即可作变为32位浮点型的复数FFT函数。

IFFT的实现方法借助FFT函数实现:

对输入数据实虚交换,FFT运算后实虚交换并除以N即得IFFT输出。

然而对于后续相参积累而言,脉压结果无需除以N,因此IFFT的实现采用下式方法:

(2)

数据FFT后与脉压系数点乘,乘积按照先虚后实的结果存放,对FFT函数稍作变化,使函数输出结果先虚后实,即可等效作为IFFT函数调用。

用此方法使得IFFT的处理时间与FFT完全一致,且无需对旋转因子做任何操作,实现简便。

经改进后数字脉冲压缩的处理时间可缩短为:

内核时钟工作在600MHz时,870点与4424点的脉压时间分别为…….。

远小于脉冲重复后期,保证了系统功能的实现。

6.MTD模块实现:

雷达天线波束宽度内最大可收到的目标回波脉冲数为

,天线波束最小宽度为

,天线最快转速

转/分,根据最低脉冲重复频率

,易得相参积累脉冲数的上限为28,因此MTD选用16点FFT实现覆盖

的窄带滤波器组,相参积累技术使系统信噪比进一步提高了16倍。

本文采取时域抽取的方法实现FFT,相参积累时对相应的脉压数据的地址做滑动,用最新脉压的数据覆盖最先进入的脉压数据,对同一距离单元数据加窗做16点FFT,可以得到相参积累后不同多普勒通道的目标。

图5SDRAM传至片内RAM的矩阵转置

DSP1还需处理杂波图,正常视频检测,测角等,内存消耗大,因此占用部分SDRAM空间存放15个周期的脉压结果,MTD时需从SDRAM中读取所需脉压数据。

本文采用二维DMA传输方式,该方式通过改变TCB配置使DMA传输中接收地址自动跳变,矩阵传输的同时完成了矩阵转置,无需消耗内核时钟。

为保证对地杂波的抑制能力,

只取2~13#多普勒通道输出进行

恒虚警处理。

CFAR对目标周围相

邻8个单元进行GO-CFAR运算,利

用TS201强大的循环寻址功能,按图6恒虚警处理过程

图6开辟循环缓冲区,信号取模后滑动进入循环缓冲区,用最新进入的数据覆盖最先进入的数据,在循环缓冲区内进行CFAR检测。

恒虚警及多路选大除输出目标强度外还须包括对应多普勒通道的通道号及处理结果(复数)。

若和路信号经副瓣匿影(和路结果与辅路1、2选通)及门限检测后判定有目标,则测角之前差支路须按通道号选出对应多普勒通道上的处理结果,

根据和支路的检测结果,在相同距离门上选取差支路输出,按照下式查找误差曲线完成和差波束测角:

(3)

回波的脉压结果,正常视频输出,目标检测结果,方位角偏移信息均及时返还至伺服系统,控制相控阵天线调整波束指向对准目标。

7结语

本文以4片ADSP-TS201为核心实现了信号处理系统。

该系统对硬件结构和程序流程都进行了优化设计,单板卡完成了信号处理,取代了以前旧的信号处理机,对处理机的系统更新具有现实意义。

目前,该系统已经成功应用于某型雷达处理机中。

参考文献

[1]ADSPTS201TigerSHARCProcessorHardwareReferenceAnalogDevice[Z],Inc.2004.

[2]ADSPTS201TigerSHARCProcessorProgrammingReferenceAnalogDevice[Z],Inc.2004.

[3]ADSPTS201TigerSHARCProcessorEmbeddedProcessordatasheet.2007

[4]刘书明,罗勇江ADSPTS20XS系列DSP原理与应用设计电子工业出版社2007.1

[5]沈福民,自适应信号处理.西安电子科技大学出版社,2002.4.

[6]吴顺君,梅晓春.雷达信号处理和数据处理技术电子工业出版社2008.2.

[7]马晓岩,向家彬,朱裕生,秦江敏,雷达信号处理,湖南科学技术出版社,1998.

 

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 高中教育 > 初中教育

copyright@ 2008-2022 冰豆网网站版权所有

经营许可证编号:鄂ICP备2022015515号-1