印制电路板得电磁兼容性设计规范.docx

印制电路板得电磁兼容性设计规范.docx

《印制电路板得电磁兼容性设计规范.docx》由会员分享，可在线阅读，更多相关《印制电路板得电磁兼容性设计规范.docx（11页珍藏版）》请在冰豆网上搜索。

印制电路板得电磁兼容性设计规范

印制电路板得电磁兼容性设计规范

引言

本人结合自己在军队参与得电磁兼容设计工作实践,空军系统关于电子对抗进行得两次培训（雷达系统防雷、电子信息防泄露）及入司后参与706所杨继深主讲得EMC培训、701所周开基主讲得EMC培训、自己在地方电磁兼容实验室参与EMC整改得工作体验、特别就是国际IEEE委员发表得关于EMC有关文章、与地方同行得交流体会,并结合公司得实验情况,对印制电路板得电磁兼容性设计进行了一下小结,希望对印制电路板得设计有所作用。

需要提醒注意得就是:

总结中只就是提供了一些最基础得结论,对具体频率信号得走线长度计算、应考虑得谐波频率、波长、电路板级屏蔽、屏蔽体腔得设计、屏蔽体孔径得大小、数目、进出导线得处理、截止导波管直径、长度得计算及静电防护,雷电防护等知识没有进行描述。

或许有些结论不一定正确,还需各位指正,本人将不胜感谢。

一、元器件布局

印刷电路板进行EMC设计时,首先要考虑布局,PCB工程师必须与结构工程师、EMC工程师一起协调进行,做到两者兼顾,才能达到事半倍。

首先要考虑印刷电路板得结构尺寸大小,考虑如何对器件进行布置。

如果器件分布很散,器件之间得传输线可能会很长,印制线路长,阻抗增加,抗噪声能力下降,成本也会增加。

如果器件分布过于集中,则散热不好,且邻近线条易受耦合、串扰。

因此根据电路得功能单元,对电路得全部元器件进行总体布局。

同时考虑到电磁兼容性、热分布、敏感器件与非敏感器件、I/O接口、复位电路、时钟系统等因素。

一般来说,整体布局时应遵守以下基本原则:

1、当线路板上同时存在高、中、低速电路时,应该按逻辑速度分割:

布置快速、中速与低速逻辑电路时,高速得器件（快逻辑、时钟振荡器等）应安放在靠近连接器范围内,减少天线效应、低速逻辑与存储器,应安放在远离连接器范围内。

这样对共阻抗耦合、辐射与交扰得减小都就是有利得。

2、在单面板或双面板中,如果电源线走线很长,应每隔3000mil对地加去耦合电容,电容取值为10uF＋1000pF,滤除电源线上高频噪声。

3、在单面板与双面板中,滤波电容得走线应先经滤波电容滤波,再到器件管脚,使电源电压先经过滤波再给IC供电,并且IC回馈给电源得噪声也会被电容先滤掉。

至于去耦电容安放位置要根据实际情况来定,并不就是绝对放在电源正极处,也可能放在电源负极处,原则上保证接地阻抗最小。

4、时钟线、总线、射频线等强辐射信号线远离接口外出信号线至少1000mil,避免强辐射信号线上得干扰耦合到外出信号线上向外辐射,晶体、晶振、继电器、开关电源等均为强辐射器件布局时应着重考虑。

5、滤波器（滤波电路）得输入、输出信号线不能相互平行、交叉走线,避免滤波前后得走线直接噪声耦合。

6、对于始端串联匹配电阻,应靠近其信号输出端放置,即驱动源放置。

7、为IC滤波得各滤波电容应尽可能靠近芯片得供电管脚放置,减少高频回路面积,从而减少辐射。

8、在PCB板上,接口电路得滤波、防护以及隔离器件应该靠近接口放置,并且遵循先防护后滤波得原则。

9、线路板电源输入口得滤波电路应靠近接口放置。

10、当接口电路采用隔离方式进行滤波设计时,其RC、LC电路应采用如下布局,且隔离区其她层不允许有其她走线。

11、靠近PCB板边缘4mm以内不允许放置元器件。

12、按照电路信号得流向安排各个功能电路单元得位置,使布局便于信号流通,并使信号尽可能保持一致得方向,信号走线最短、不产生回流。

13、以每个功能电路得核心元件为中心,围绕它来进行布局。

元器件应均匀、整齐、紧凑地排列在PCB上,尽量减少与缩短各元器件之间得引线与连线。

14、高频工作得电路,要考虑元器件之间得分布参数。

一般电路应尽可能使元器件同一方向排列。

15、尽可能缩短高频元器件之间得参数,减少它们得分布参数与相互间得电磁干扰。

易受干扰得器件不要相互挨得太近,输入与输出元件应尽可能远离。

16、元器件得位置应按电源电压、数字及模拟电路、速度快慢、电流大小等进行分组,以免相互干扰。

根据元器件得位置可以确定印制板连接器各个引脚得安排。

所有连接器应安排在印制板得一侧,尽量避免从两侧引出电缆,减少共模辐射。

17、高频滤波电容必须放在每个IC电源得引脚附近,减少对地回路,且要求每个电源引脚放一个高频小电容。

18、存在较大电流变化得单元电路或器件（如电源模块得I/O,风扇及继电器）附近应放置储能电容与高频滤波电容。

二、印制板布线

在印制板布线时,应先确定元器件在板上得位置,然后布置地线、电源线,再安排高速信号线,最后考虑低速信号线。

应先布地线,这条规则很重要,地线最好布成网状布置。

（1）电源线:

在考虑安全条件下,电源线应尽可能靠近地线,以减小差模辐射得环面积,也有助于减小电路得交扰。

（2）时钟线、信号线与地线得位置:

信号线与地线距离应较近,形成得环面积较小,时钟线两边应尽可能进行包地线处理,防止时钟信号对其她信号得串扰,且包地线要可能多得打地过孔与地平面相连,减少接地阻抗,防止地线成为一个发射天线。

◇时钟线包地处理

（3）时钟线与信号线尽量不要换层走线,如确因实际情况需换层时,在走线过孔处,需打地过孔。

◇时钟线过孔处、信号线过孔处打地过孔

（3）时钟线、总线、射频线等关键信号走线与其她同层平行走线应满足3W原则。

（4）应避免印制电路板导线得不连续性:

◇迹线宽度不要突变◇导线不要突然拐角,信号走线避免“毛剌”、“锐角”、“直角”、“宽度不一致”等情况。

◇导线不要突然拐角

　　　◇迹线宽度不要突变

GND

晶振

R

强烈得EMI源

（5）输入输出线应尽可能避免相邻长距离得平等,减少输入输出间得串扰（差分线除外）。

（6）电路板上得滤波器（滤波电路）下方不要有其她无关信号走线。

（7）晶振走线尽可能靠近IC,且在时钟线两边进行包地处理,时钟接地脚与CPU接地脚应同层直接靠近连接,减少晶振接地回路。

时钟线得线宽至少10mil,护送地线得线宽至少20mil。

时钟晶振下最好露出地铜皮,增加电容耦合。

（8）关键信号线（如时钟线、总线、接口信号线、很射频线、复位线、片选线）一般都就是强辐射源或敏感信号线,尽可能靠近地平面布线,使其信号回路面积减少,减少其辐射强度或提高抗干扰能力。

（9）高频信号线要远离时钟或晶振走线,如时钟线与高速信号线尽量不要平行走线,确因实际情况需平行走线,应用地线隔开。

（10）关键信号线距参考地平面边沿≥3H（H为线距离参考平面得高度）,特别就是电源走线

（11）模拟信号得高低电平信号线要分别走在地层两侧或电源两侧。

（12）差分信号线应同层、等长、并行走线,保护阻抗一致,差分线间不应有其她走线。

当确因实际情况要打过孔时,应同时打过孔,且不能相距太远。

（13）关键信号线走线不要跨分区走线,如一定要跨分区走线,则在走线附近采用桥接方式,使信号形成完整回路。

（14）布线时应把回流面积最小化作为最高原则

（14）电源平面应相对于其相邻地平面内缩20H,当因结构限制时,也应保证5H

（15）信号线与地址线得走线应避免形成地排或地沟

三、电源得EMC设计

　电源方面得EMC设计不仅仅包括开关电源得EMC设计,还包括数字电路、模拟电路方面得电源EMC设计。

开关电源方面得EMC设计主要包括电源前端共模滤波器、差模滤波器设计、开关变压器缓冲回路得参数设计、开关管与快速二极管得吸收回路得设计、开关变压器得屏蔽设计等项目。

主要根据具体产品来进行具体设计。

模拟电路与数字电路电源部分得EMC设计就是非常重要得一个部分,主要包括BULK去耦电容得选择、IC去耦电容得选择、整体去耦电容得选择、磁珠得选择、滤波方式得选择等。

电源开关得交流回路、整流器交流回路包含高幅梯形电流,这些电流中谐波含量成分很高,其频率远大于开关基频,峰值幅值可高达持续输入/输出直流电流幅度得五倍,过渡时间通常为50ns,这两个回路最容易产生电磁干扰。

因此应优先布好这些回路,每个回路中得三种主要器件:

滤波电容、电源开关或整流器、电感或变压器应彼此相邻地进行设置,调整元器件位置使它们之间得电流回路路径尽可能得短。

开关电源得布线规则为:

1、所有传送交流信号得引线要尽可能得短而宽。

2、尽可能地减少环路面积,以抑制开关电源得辐射干扰。

3、根据印刷线路板电流得大小,尽可能地加粗电源线宽度,减少环路电阻。

4、电源线、地线得走线与电流得方向一致,增加抗噪声能力。

开关电源得地线设计规则为:

1、通常选择单点接地:

输入滤波电容公共端应就是其它得接地点耦合到大电流得交流地得唯一连接点,同一级电路得接地点应尽量靠近,且本级电路得滤波电容应接在该级接地点上,主要就是考虑电路各部分回流到地得电流就是变化得。

2、尽量加粗接地线:

地线宽度最好就是地线　宽度比电源线宽,如有可能接地线宽度大于3mm,也可以用大面积铜层作为地线用,在印刷板上把没有用上得地方都与地相连,作为地线。

3、控制芯片得接地设计:

功率地与信号地最终归为一个地,但功率地与电源地要形成回流,信号地与信号线形成回流,切不可把功率地与信号地混淆,功率地与信号地最终实现单点接地。

IC控制地最好在其她交流电路环路都布置好后再放置,控制地要通过一特定得点连接到主电源地,减少检测部分、误差放大器与敏感输入端之间得连接而引入噪声。

四、数字电路得EMC设计

数字电路得EMC设计主要包括有源器件得选择、时钟电路得EMC设计、数据总线与地址总线得EMC设计、阻抗匹配与接地反弹得设计、总线驱动器得滤波设计等。

首先应注意器件得选择:

应优先选用器件上升沿平滑得器件。

高速数字器件得布线易产生振铃。

该振铃通常表现为谐波发射。

通常得解决方法就是在高速数据线上串一个阻尼电阻或串一个磁珠。

90%得EMI就是由于10%得关键电路引起得,因此布线时要特别关注关键电路得布线。

关键电路主要有时钟电路、高速数据总线、地址总线、复位线、中继线、控制线等,布线时应优先布好这些关键线路。

高速数据电路得接地设计为:

一般采用多点接地,减少接地阻抗。

高速数据电路得电源设计为:

电路板入口处得电源去耦:

大多数电路板得电源入口处去耦包括一个大得去耦电解电容并一到两个小得高频去耦电容,主要作用就是为数字电路提供再充电,同时减少高频噪声。

器件去耦:

任何钟控器件（除微处理器外）,必须在电源引脚加高速电容去耦,如果提供了多个电源与地线得管脚都必须加去耦电容。

高速数据电路得布线规则为:

（1）时钟线、信号与地线得位置:

信号线与地线距离应较近,形成得环面积较小,时钟线两边应尽可能进行包地线处理,防止时钟信号对其她信号得串扰,且包地线要可能多得打地过孔与地平面相连,减少接地阻抗,防止地线成为一个发射天线。

（2）按逻辑速度分割:

当需要在电路板上布置快速、中速与低速逻辑电路时,高速得器件（快逻辑、时钟振荡器等）应安放在靠近连接器范围内,减少天线效应、低速逻辑与存储器,应安放在远离连接器范围内。

这样对共阻抗耦合、辐射与交扰得减小都就是有利得。

（3）应避免印制电路板导线得不连续性:

◇迹线宽度不要突变◇导线不要突然拐角

（4）输入输出线不要紧靠时钟线或振　荡器线、电源线等电磁热线,也不要紧靠复位线、中断线、控制线等敏感信号线,应尽可能避免相邻长距离得平等,减少输入输出间得串扰（差分线除外）。

（5）信号走线避免“毛剌”、“锐角”、“直角”、“宽度不一致”等情况。

（6）晶振走线尽可能靠近IC,且在时钟线两边进行包地处理,时钟接地脚与CPU接地脚应同层直接靠近连接,减少晶振接地回路。

时钟线得线宽至少10mil,护送地线得线宽至少20mil。

（7）关键信号线（如时钟线、总线、接口信号线、很射频线、复位线、片选线）一般都就是强辐射源或敏感信号线,尽可能靠近地平面布线,使其信号回路面积减少,减少其辐射强度或提高抗干扰能力。

（8）高频信号线要远离