交换技术课程设计基于单片机的tst数字交换网络的设计大学论文.docx
《交换技术课程设计基于单片机的tst数字交换网络的设计大学论文.docx》由会员分享，可在线阅读，更多相关《交换技术课程设计基于单片机的tst数字交换网络的设计大学论文.docx（22页珍藏版）》请在冰豆网上搜索。
交换技术课程设计基于单片机的tst数字交换网络的设计大学论文
《现代交换技术》课程设计报告
设计题目：
基于单片机的TST数字交换网络的设计
专业班级：
学生姓名：
学号：
指导教师：
杨佳王超
设计时间：
2016.12.5－2016.12.16
教师评语：
成绩评阅教师日期
摘要
TST是一种常见的三级交换网络，大型的数字交换网络普遍采用T-S-T（也就是：
时分-空分-时分）三级结构，它由两个T级和一个S级组成，其第一级和第三级都是T交换器，二级是S交换器。
采用两个T级，可以充分的利用时分接线器成本低和无阻塞的特点，并利用S级扩大容量，使他能够具有成本低，阻塞率小和路由寻找简单等特点。
本设计利用时分交换芯片MT8980和空分交换芯片MT8816构成的TST交换网络，完成语音用户间的交换。
其中的输入级T型交换器为顺序写入、控制读出，中间级S型交换器为输出控制工作方式，输出级T型交换器工作方式为控制写入、顺序读出。
该TST网络能够实现在实际的TST网络交换的电路原理和结构，并且可以通过外围的接口实现中继通信。
也可以在扩展性上突出它的优势。
关键字：
TST交换网络；交换器；MT8980；MT8816。
一、设计的作用、目的
课程设计是理论学习的延伸，是掌握所学知识的一种重要手段，对于贯彻理论联系实际、提高学习质量、塑造自身能力等于有特殊作用。
本次课程设计一方面通过对交换网络的设计，使我们加深对理论知识的理解，同时增强其逻辑思维能力，另一方面对课堂所学理论知识作一个总结和补充。
二、设计任务及要求
通过课程设计各环节的实践，应使学生达到如下要求：
（1）掌握时分交换网络的原理及具体实现方法；
（2）掌握空分交换网络的原理及具体实现方法；
（3）掌握基于单片机的时空交换网络系统的设计；
（4）利用相关软件实现电路图的绘制。
三、设计内容
（1）输入级T型交换器为顺序写入、控制读出；
（2）中间级S型交换器为输出控制方式；
（3）输出级T型交换器为控制写入、顺序读出；
（4）其它扩展功能。
四、设计原理
TST交换网络是一种常见的三级网络，第一级T交换器称为A级T，用来完成输入时分复用线上的时隙交换。
第二级S交换器称为中间级S，用来完成不同十分复用线之间的交换。
第三级T交换器称为B级T，用来完成输出时分复用线上的时隙交换。
TST网络中的两级T要采用不同的控制方式，中间级S的控制方式任意，这样做的目的是为了便于控制。
4.1时间接线器
时间接线器简称T接线器，其作用是完成一条时分复用线上的时隙交换功
能。
T接线器主要由话音存储器（SM）和控制存储器（CM）组成如图所示，话音存储器用来暂存话音数字编码信息，每个话路为8bit。
SM的容量即SM的存储单元数等于时分复用线上的时隙数。
控制存储器用来存放SM的地址码（单元号码），CM的容量通常等于SM的容量，每个单元所存储SM的地址码是由处理机控写入。
图4-1T接线器
图4-1（a）所示为输出控制方式，即话音存储器的写入是由时钟脉冲控制按顺序进行，而其读出要受控制存储器的控制，由控制存储器提供写出地址。
控制存储器则只有一种工作方式，它所提供的读出地址是由处理机控制写入，按顺序读出的。
图4-1（b）所示为输入控制方式，即话音存储器是控制写入，顺序读出的，其工作原理与输出控制方式相似，不同之处不过是控制存储器用于控制话音存储器的写入。
4.2空间接线器
空间接线器简称S接线器，其作用是完成不同时分复用线之间在同一时隙的交换功能，即完成各复用线之间空间交换功能。
在S接线器中，CM对电子交叉点的控制方式有两种：
输入控制和输出控制。
图4-2S接线器
4.3TST数字交换网络
程控数字交换机，可采用小容量的程控数字用户交换机的交换网络采用单级T或多级T接线器组成。
大容量的TST、TSST、甚至级数更多的数字交换网络。
图4-3TST交换网络原理图
4.4时分交换原理
时分复用是建立在抽样定理基础上的，连续的模拟信号有可能被在时间上离散出现的抽样脉冲值所代替。
这样，当抽样脉冲占据较短时间时，在抽样脉冲之间就留出了时间空隙。
利用这些空隙便可以传输其它信号的抽样值，因此，就可以沿一条信道同时传送若干个基带信号。
时分交换就是利用时分复用实现多路话音在同一PCM总线上传输的。
图4-4时分交换系统时隙分配图
时分交换的基本组成是一个话音存储器和一个控制存储器。
话音存储器是暂时存储输入数字信号。
如果是一条输入线只需要一个32X8的RAM存储器。
而现在专用的交换芯片（如MT8980）一般有8条2.048Kb/s输入线和8条输出线。
它们内部的话音存储器的容量是256×8。
控制存储器是用来寄存话音时隙的地址。
话音存储器有两种工作方式，一种是时钟写入，控制读出。
另一种是控制写入，时钟读出。
图4-5时分交换的两种控制方式
如图4-5所示，以时钟写入，控制读出为例：
话音存储器等于复用线上的时隙数，本例为256个时隙。
因此控制存储器每单元需要8bit，对应于256个时隙地址的二进制编码。
线路上256个时隙话音信息分别存入256个话音存储单元中，在处理器的控制下将输入Ti存储单元的地址写入控制存储器,相当于输出时隙的存储单元中当输出时隙的地址。
然后根据入时隙的地址取出话音存储器的内容送至输出端，完成了将某一入时隙内容转移到另一输出时隙去的作用。
呼叫接续过程一般是主叫摘机，送出拨号音，拨被叫号码，呼叫被叫用户，被叫应答，保持通话，话终拆线。
本次课程设计是在现代交换原理的基础上利用时分交换芯片MT8980及空分交换芯片MT8816构成TST交换网络。
其中，输入级T型交换器为顺序写入、控制读出，中间级S型交换器为输出控制工作方式，输出级T型交换器工作方式为控制写入、顺序读出。
4.5时分交换芯片MT8980的介绍
MT8980是数字交换矩阵芯片。
主要特点有：
MITEL串行总线（ST-BUS）、8×32时隙输入、8×32时隙输出、256个用户的无阻塞交换、单电源（+5V）供电、30mW的低功耗、微处理器的接口、三态串行输出。
8个串行输入均由32个64kbps组成，即形成一个2.048Mbps串行总线码流。
MT8980对串行总线的时隙可以进行读写，因此可以用这种方式进行串行通信。
管脚顶视图如图4-6所示：
图4-6MT8980的管脚图
1脚/DTA：
数据确认信号，当此管脚变低时，表示微处理器送来的信号已被处理。
它在使用时需要一个909欧上拉电阻。
2～9脚STI0~STI7：
8个2.048Mbps串行输入的数据码流。
30脚VDD、（10）脚VSS：
供电电源。
13～18脚A0~A5：
微处理器控制访问的地址线。
11脚/FOI：
帧定位信号，在/C4I的下一个下降沿到来的时候，/FOI变成低电平使内部计数器复位。
12脚/C4I：
4.096MHz时钟输入。
19脚DS：
DS变高，输入数据（微处理器接口）有效。
20脚R/W：
读写控制输入，高电平为读，低电平为写。
21脚/CS：
片选信号。
29～22脚D0~D7：
数据总线。
38～31脚STO0~STO7：
串行总线输出，对应8个2.048Mbps的码流。
39脚ODE：
输出允许，高电平有效，低电平时，8个串行输出为高阻。
40脚CST0：
串行总线的输出。
一帧中的每一位对应8路输入串行码流的256个时隙。
此位输出由软件控制。
4.6空分交换原理
MT8816是8×16模拟交换矩阵CMOS集成电路芯片。
它拥有共8条COL线（COL0—COL7）和16条ROW线（ROW0～ROW15），形成一个模拟交换矩阵。
它们可以通过任意一个交叉点接通。
芯片有保持电路，因此可以保持任一交叉接点处于接通状态，直至来复位信号为止。
管脚顶视图如图4-7所示：
图4-7空分芯片MT8816管脚图
CPU可以通过地址线ACOL2～ACOL0和数据线AROW3～AROW0进行控制和选择需要接通的交叉点号。
ACOL2～ACOL0管COL7～COL0中的一条线。
ACOL2～ACOL0编成二进制码，经过译码以后就可以接通交叉点相应的COLI；AROW3～AROW0管ROW15～ROW0中的一条。
AROW3～AROW0编成二进制码，经过译码以后就可以接通交叉点相应的ROWI。
4.7STC89C516的介绍
STC89C516是在一片半导体硅片上集成了中央处理单元（CPU）、存储器（RAM、ROM）、并行I/O口、串行I/O口、定时器/计数器、中断系统、系统时钟电路及系统总线的微型计算机。
它把那些作为控制应用所必需的的基本功能部件都集成在一个尺寸有限的集成电路芯片上，具有如下功能部件和特性：
（1）8位微处理器。
（2）数据存储器。
（3）程序存储器。
（4）4个8位可以编程并行I/O口。
（5）1个全双工的异步串行口。
（6）2个可编程的16位定时器/计数器。
（7）1个看门狗定时器。
（8）中断系统具有5个中断源、5个中断向量。
（9）特殊功能寄存器26个。
（10）低功耗节电模式有空闲模式和掉电模式，且具有掉电模式下的中断恢复模式。
（11）3个程序加密锁定位。
管脚顶视图如图4-8所示：
图4-8STC89C516的管脚图
4.8TST交换网络交换原理
TST网络中的两级T要求采用不同的控制方式，中间级S的控制方式任意，这样做的目的是为了便于控制，一个具有4条输入时分复用总线
和4条输出时分复用总线
的TST三级网络，A级T和B级T各需要4个T交换器，中间级S是一个
交换器。
五、硬件系统框图
应用一个4*32线的无阻塞网络，用MT8980和MT8816的4条PCM线可以实现。
该交换网络用了两片MT8980，一片MT8816，一片AT89C51。
信号在初级T和S交换器中进行时隙和空间交换后，进入次级T交换器中进行二次时隙交换。
设计框图如图5-1所示：
图5-1TST交换网络设计框图
程控数字交换机，可采用小容量的程控数字用户交换机的交换网络采用单级T或多级T接线器组成。
大容量的TST、TSST、甚至级数更多的数字交换网络。
TST交换网络是在电路交换系统中经常使用的一种交换网络，它是三级交换网络，两侧为T接线器，中间一级为S接线器，S级的出入线数决定于两侧T接线器的数量。
第1级T接线器负责输入母线的时隙交换。
S接线器负责母线之间的空间交换。
第2级T接线器负责输出母线的时隙交换。
以T型或S型时分接线器为基础，组成两级或两级以上的交换网称作数字交换网络。
由于T型接线器可进行时隙交换，所以它可以独立工作。
而S型接线器不能进行时隙交换，所以不能独立工作。
当4路PCM信号进入初级T交换器MT8980时，串行PCM数据流以2.048MB/S的速率有STI0—STI3输入，经由串并转换后，根据码流信号和信道（时隙）号依次存入256*8比特的数据存储器的相应单元内。
控制存储器通过控制接口，接受AT89C51的指令，并将此指令写到连接存储器中。
经过译码以后就可以接通交叉点相应的ROWJ。
AT89C51通过DS将次级T选通，通过地址线送入次级T，再次完成时隙交换，通过以上的过程可实现TST交换。
六、硬件系统设计
6.1STC89C51的介绍
本系统采用STC89C51 作为CPU,MT8980作为时间交换电路，MT8816作为空间交换电路。
由MT8980输入四路PCM,通过STC89C51控制时隙的交换，交换完后送入MT8816进行空间交换，交换中结点的选通由ASTC89C51通过数据锁存单元74HC573决定。
其硬件连接图如附图所示，具体连接过程如下:
MT8980的控制功能分为两个方面，第一是读某信道中某时隙的存储器数据， 并由单片机判断后作出不同的响应， 第二是让某时隙接续存储器工作在信息模式， 使接续存储器低八位的内容作为数据直接输出到相应的时隙中作信令信号，也可以将其作为2.048M 数据流用作控制码流，以控制编译码器。
STC89C51与MT8980之间的接口信号主要有地址线A0～A5、数据线D0～D7、片选信号/CS、读写信号R/W、数据输入选通信号DS、数据应答信号/DTA。
STC89C51的P2.2、P2.0 分别与MT8980的DS、DTA 相连,可以比较容易地实现STC89C51 和MT8980D 之间数据交换的同步。
STC89C51的P2.3直接与MT8980D 的读写控制线相连,通过对P2.3 的置位和复位可以实现对该芯片的读写控制。
STC89C51的P0 口与数据线相连,完成数据的传输。
当片选信号/CS为低电平时,STC89C51可对MT8980D内部的寄存器进行读写, DS 和DTA 作为STC89C51 和MT8980D 之间数据交换的同步信号。
在DS 信号的上升沿时刻, 如果MT8980D 的片选信号/CS、数据线、地址线以及读写信号R/W 有效, 则CPU 开始对MT8980D 进行读或写操作。
当MT8980D 与89C51 之间完成相应的数据发送或者接收之后,DTA 送出一个下降沿, 表示这次数据交换完成,可以进行下一项操作 。
对空分电路分析可知，在实际应用中，芯片由输入的行地址和列地址来选择电导通的点，从而实现空间上的电路交换。
处理器由单片机控制,采用的空分交换芯片为MT8816，该芯片交换矩阵为8X16，可实现24路用户的空间交换。
该电路是由7～128线地址译码器、128位控制数据锁存器与8×16开关阵列组成，在电路处于正常开、关工作状态下，CS应为高电平，RESET为低电平，地址码输入选择锁存单元及开关阵列对应的交叉点处于开的状态，这样数据DI在ST下降沿时刻被异步写入锁存单元，并控制所选交叉点开关的通、断，若DI为低电平，则开关截止。
MT8816共有8×16个开关，这些开关分别有3根列地址线和4根行地址线的译码对应，开关的状态由数据输入端DI的电平决定，如DI=1高电平则由地址译码对应的开关导通，否则开关截止。
MT8816所需的6根地址线（AROW3我们固定接地）、1根数据线（DI）、1根控制线（RESET）由U103的扩展并口U203（74HC573）提供。
U103根据接续命令将交换开关的位置、开关的开闭状态通过U103的P0口写至扩展并口U203中锁存，U203的数据选通地址为C000H，MT8816的数据选通ST信号由U103（STC89C51）P1口的SI引脚提供。
（以上具体引脚等请查看图4-1至图4-7）
本次课程设计的所需要的元件如下表所示：
表6-1元件清单
元件的名称
数量（单位：
个）
元件数值
时分芯片MT8980
2
---------
空分芯片MT8816
1
---------
STC89C51单片机
1
---------
电阻C
3
100pF、200pF、500pF
电容R
1
1K
晶体振荡器
1
---------
开关按键
1
---------
6.2单元电路
（1）交换电路
交换电路中，主要是指MT8816与MT8890作为处理机和存储器的组成,通过处理机软件程序来指令硬件、软件协调动作;存储器用来存放软件程序和数据。
实现数据交换的同步。
图6.1交换电路
（2）振荡电路
振荡电路是指由晶体振荡器产生振荡，向电路提供振荡信号。
图6.2振荡电路
（3）复位电路
复位电路是指控制CPU保持复位状态，防止CPU发出错误的指令。
图6.3复位电路
七、系统软件设计
7.1系统软件设计框图
否
是
是
图7-1系统软件设计框图
7.2关于ALTIUMDESIGNER软件的介绍
（1）ALTIUMDESIGNER软件的简介：
ALTIUMDESIGNER提供了唯一一款统一的应用方案，其综合电子产品一体化开发所需的所有必须技术和功能。
ALTIUMDESIGNER在单一设计环境中集成板级和FPGA系统设计、基于FPGA和分立处理器的嵌入式软件开发以及PCB版图设计、编辑和制造。
并集成了现代设计数据管理功能,使得ALTIUMDESIGNER成为电子产品开发的完整解决方案－一个既满足当前，也满足未来开发需求的解决方案。
可以把电路原理图设计、电路仿真、PCB绘制编辑、拓扑逻辑自动布线、信号完整性分析等技术进行融合。
这款软件能帮助设计者提供新的设计方案，还能提升电路设计的质量和效率。
（2）ALTIUMDESIGNER软件的功能：
ALTIUMDESIGNER可以更加方便、快捷、准确地绘制原理图，设计PCB，另外还可以编辑GEBER文件，以及FPGA的设计，可以设计的文件输出为PDF文档或者CAD文档以方便保护设计者的设计或者配合结构件的设计。
并且在印刷电路板设计、FPGA的开发、嵌入式开发以及3DPCB设计等方面拥有很大的优势。
（3）ALTIUMDESIGNER软件的特点：
ALTIUMDESIGNER具有综合电子产品一体化开发必需的所有功能、单一设计环境中集成了板级和FPGA系统设计、基于FPGA和分离处理器的嵌入式软件开发及PCB版图设计、编辑和制造，并集成了现代设计数据管理能力等突出的特点。
八、心得体会
本次课程设计主要利用时分交换芯片MT8980和空分交换芯片MT8816构成T-S-T交换网络，完成多语音用户间的交换，设计中用到了很多交换原理课程中学到的知识，例如：
T接线器，S接线器，T-S-T网络等。
这次课程设计使我从中受益匪浅，通过本次课程设计使我把学过的理论知识和实际联系了起来，从而使我顺利的完成了本次设计。
在设计过程中查阅了大量的有关T-S-T网络的书籍，巩固了以前所学过的知识，也学到了很多在书本上所没有学到过的课外知识。
通过这次课程设计使我懂得了理论与实际相结合的重要性，提高了自己的实际动手能力和独立思考问题的能力。
在设计过程中遇到了很多问题，对T-S-T网络理解不透彻，不知道其T-S-T网络的如何用芯片来实现；后来通过熟悉其原理和在老师的帮助下，才能顺利的完成，还有对理论知识掌握不扎实，设计过程中存在了很多问题，以致花费了好多时间学习基础知识和上网查找相关资料，所以在以后的学习中一定要稳扎稳打，深刻理解理论知识，为今后的实践性活动打下坚实的基础；同时在设计的过程中发现了自己还存在着很多的不足之处，对以前所学过的知识理解得不够深刻，掌握得不够牢固。
总之，通过这次课程设计之后，我发现自己的不足之处还很多，在今后学习中一定要把基础学扎实，认真学习理论知识。
此外，本次课程设计之所以能够顺利完成，这与老师和同学的帮助是离不开的，在此，对他们表示由衷的感谢。
九、参考文献
【1】刘增基·交换原理与技术·人民邮电出版社·2011年
【2】朱世华·程控数字交换原理与应用·西安交通大学出版社·1993年
【3】叶敏·程控数字交换与交换网（第二版）·北京邮电大学出版社·2003年
【4】陈锡生·ATM交换技术·出版杜·人民邮电出版社·2000年
【5】罗新民张传生·现代交换原理·高等教育出版社·2003年
【6】张继荣·现代交换技术·西安电子科技大学出版社·2004年
【7】张中荃·程控交换与宽带交换·人民邮电出版社·2003年
【8】沈鑫剑·交换式以太网原理、技术与实现·人民邮电出版社·2000年
附录I（电路原理图）
附录II（源程序）
源程序如下：
DATA SEGMENT
R5 DB
R6 DB
DATA ENDS
ASSUME CS:
CODE, DS:
DATA
MAIN PROC FAR 主程序
START:
MOV AX,DATA初始化DS
MOV DS, AX
MOV A, R6
ORL A,#60H ；
P2.6=1R，P2.6=0W
MOV P2.0 ；
P2.7=1；时隙，P=0控制
SETB P1.4；置DS为高
LOOP3:
MOV C, P1.5
JC LOOP3 ；
DTA不为0时等待
MOV A, P0
CLR P1.4
SETB P2.5；
CS=1 R5 EQU 00011001B
CALL W-CONTROL
R5 EQU 00000001B
b0=1；表示输出允许
R6 EQU 00000001B
CALL W-CONNECTION；调用写MT8980连接存储器子程序
R5 EQU 00010001B 选择群路1的连续存储器的低位
CALL W-CONTROL；调用写MT8980控制寄存器子程序
R5 EQU 00010001B
R6 EQU 00100011B
CALL W-CONNECTION ；调用写MT8980连接存储器子程序
R5 EQU 00010010B ；选择群路2的连续存储器的低位
CALL W-CONTROL；调用写MT8980控制寄存器子程序
R5 EQU 00010010B
R6 EQU 01000100B；选择信道4
CALL W-CONNECTIO0；调用写MT8980连接存储器低位子程序
CALL W8980X； 调用W8980X
RET
MAIN ENDP
W-CONNECTION PROC NEAR； 完成写MT8980连接存储器子程序
MOV A, R6
ORL A,#20H；
P2.6=1R，P2.6=0W
MOV P2,A；
P2.7=1时隙，P=0控制
MOV P0, R1
SETB P1.4；置DS为高
LOOP3:
MOV C, P1.5
JC LOOP1；
DTA不为0时等待
CLR P1.4
SETB P2.5；CS=1
RET W-CONNECTION ENDP
W-CONTROL PROC NEAR；完成写MT8980控制寄存器子程序
MOV P2,#00H；
P2.7=0控制
MOV P0, R1
SETB P1.4；置DS为高
LOOP2:
MOV C, P1.5
JC LOOP2；DTA不为0时等待
MOV A, P0
CLR P1.4
SETB P2.5；CS=1
RET
W-CONTROL
ENDP
M-S PROC NEAR；完成对MT8816的控制子程序
MOV AL,10000000B ；锁存器74HC573入口地址
MOV DX,0010001B ；写交叉点控制字
OUT DX, AL M-S
ENDP CODE ENDS END
STAT
升级会员 