数电课程设计报告数字电子时钟秒倒计时.docx
《数电课程设计报告数字电子时钟秒倒计时.docx》由会员分享，可在线阅读，更多相关《数电课程设计报告数字电子时钟秒倒计时.docx（12页珍藏版）》请在冰豆网上搜索。
数电课程设计报告数字电子时钟秒倒计时
课程设计任务书
2011—2012学年第1学期
电气与信息工程学院学院（系、部）自动化专业班级
课程名称：
电子技术
设计题目：
数字电子时钟及篮球24秒计时器
完成期限：
自2012年1月2日至2012年1月9日共1周
内
容
及
任
务
一、设计一个数字电子钟，具体要求：
1、以24小时为一个计数周期2、 具有“时”、“分”、“秒”数字显示；
3、 数码管显示电路；4、具有校时功能；5、整点前10秒，数字钟会自动报时，以示提醒；6、 用PROTEUS画出电路原理图并仿真验证；
二、篮球竞赛24秒计时器
1.具有24秒计时功能。
2.设置外部操作开关，控制计时器的直接清零、启动和暂停/连续功能。
3.在直接清零时，要求数码显示器灭灯。
4.计时器为24秒递减时,计时间隔为1秒。
5.计时器递减到零时，数码显示器不能灭灯，同时发出光电报警信号
进
度
安
排
起止日期
工作内容
2012.1.2-2012.1.3
讲述设计内容及基本原理
2012.1.4-2012.1.7
进行系统的设计
2012.1.8-2012.1.9
进行系统的调试
主
要
参
考
资
料
《电工电子实验教程》陈明义宋学瑞中南大学出版社2005
《电子技术基础数字部分（第五版）》康光华高教出版社2005
指导教师（签字）：
年月日
系（教研室）主任（签字）：
年月日
电子技术课程设计
课题一数字电子时钟
一、设计目的：
1、熟悉集成电路的引脚安排和各芯片的逻辑功能及使用方法
2、了解数字电子钟的组成及工作原理
3、熟悉数字电子钟的设计与制作
二、设计内容和要求：
设计一个数字电子钟，具体要求：
1、以24小时为一个计数周期；
2、 具有“时”、“分”、“秒”数字显示；
3、 数码管显示电路；
4、具有校时功能；
5、整点前10秒，数字钟会自动报时，以示提醒；
6、 用PROTEUS画出电路原理图并仿真验证；
三、设计思路：
1、首先设计一个秒脉冲产生电路，可采用555定时器构成多谐振荡器，通过设计多谐振荡器电阻、电容的参数大小，使555定时器输出一个固定频率为1HZ的方波；
2、设计计时电路，计时电路即是计数电路，通过计数器集成芯片如：
74LS161、74LS163、74LS192等完成对秒脉冲的计数，其中要重点考虑所选择的计数器芯片的进制问题。
秒钟个位计到9进10时，秒钟个位回0，秒钟十位进1，秒钟计到59，进60时，秒钟回00，分钟进1…，以此类推，完成全部计时设计；（可通过添加相应的与非门电路，使计数器按照要求回0）
3、显示电路，根据EWB或PROTEUS元器件库中数码管的不同，有四个引脚的（显示二进制）、有8个引脚的（显示8段位码，需要添加译码芯片），完成计数结果的输出显示。
4、校准电路
通过RS触发器及与非门对“时”和“分”进行校准的电路如图1所示。
下面以校“分”电路来说明校准电路的原理：
①正常计数时，G1门开，秒脉冲进行单位产生的分脉冲可通过G1,G3（开门状态）送入分计数器，此时G2封锁，校准脉冲（即秒脉冲）进不去。
②按下S1则G1封锁，“分”脉冲受阻，而G2打开，秒脉冲进入分计数器进行快速计数（即较分），校时电路与此完全相同。
图1校准电路原理图
5、整点报时电路
一般时钟都应具备整点报时电路功能，即在时间出现整点前数秒内，数字钟会自动报时，以示提醒。
其作用方式是发出连续的或有节奏的音频声波，较复杂的也可以是实时语音提示。
根据要求，电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。
报时电路选74HC30，选蜂鸣器为电声器件。
四、硬件电路图及综合调试的仿真效果图
1.脉冲产生电路：
2.显示电路：
3.校准电路：
4.计数电路：
5.报警电路：
6.完整电路图：
课题二篮球竞赛24秒计时器
（选做内容）
一、设计目的：
1、熟悉集成电路的引脚安排和各芯片的逻辑功能及使用方法
2、了解数字24秒计时器的组成及工作原理
3、熟悉数字24秒计时器的设计与制作
二、设计要求
1.具有24秒计时功能。
2.设置外部操作开关，控制计时器的直接清零、启动和暂停/连续功能。
3.在直接清零时，要求数码显示器灭灯。
4.计时器为24秒递减时,计时间隔为1秒。
5.计时器递减到零时，数码显示器不能灭灯，同时发出光电报警信号。
三、设计思路
外部操作开关
报警电路
控制电路
译码显示
计数器
秒脉冲发生器
（1）、24秒计时器总体参考方案框图如图2所示。
图224秒计时器总体参考方案框图
它包括秒脉冲发生器、计数器、译码显示电路、辅助时序控制电路（简称控制电路）和报警电路等五个部分组成。
其中计数器和控制电路是系统的主要部分。
计数器完成24秒计时功能，而控制电路是控制计时器的直接清零、启动计数和暂停/连续计数、译码显示电路的显示和灭灯等功能。
为保证系统的设计要求，在设计控制电路时，应正确处理各个信号之间的时序关系：
1．操作直接清零开关时，要求计数器清零，数码显示器灭灯。
2．当启动开关闭合时，控制电路应封锁时钟信号CP（秒脉冲信号），同时计数器完成置数功能，数码显示器显示24秒字样；当启动开关断开时，计数器开始计数。
3．当暂停/连续开关闭合时，控制电路封锁时钟信号CP，计数器处于锁存状态；当暂停/连续开关断开时，计数器继续累计计数。
（2）电路各个功能部分设计
1.标准秒脉冲发生电路
标准秒脉冲发生电路如图2所示,它是由555定时器组成的多谐振荡器。
定时元件R1为630kΩ,R2为400kΩ,C为1μF,产生1Hz的标准脉冲信号。
计算公式如下:
充电时间为
＝（
＋
）Cln2≈0.7（
＋
）C
放电时间为
＝
Cln2≈0.7
C
振荡周期为T＝
＋
≈0.7（
＋2
）C
振荡频率为
标准秒脉冲发生电路
2.计数器及译码显示电路
计数器采用74LS192同步可逆双时钟计数器,其管脚引线排列图如图3所示。
74LS192的UP、DOWN端分别是加/减计数器的时钟输入端。
在置数控制端LOAD=1、清零端CLR=0的情况下,若DOWN=1,计数脉冲加入到UP端,则计数器在预置数的基础上完成加计数,CO′端发出进位负跳变脉冲。
若UP=1,计数脉冲加入到DOWN端,则计数器在预置数的基础上完成减计数,当减计数到0时,BO′借位输出端发出借位负跳变脉冲。
LOAD为异步并行置数控制端,当LOAD′=0时,计数器置数,LOAD=1时,计数器处于计数状态。
用两片74LS192设计成二十四进制减法计数器,由74LS48译码,七段码显示器显示计时时间。
计数器个位接成十进制,置数端A、B、C、D均接低电平“0”。
计数器十位接成三进制,A、B两置数端接高电平“1”,C、D端接低电平“0”。
计数脉冲信号接入个位计数器的DOWN减脉冲输入端（UP端接高电平）。
根据设计要求,计数器计数到零时应停止计数,为此,将十位计数器的BO′借位端与脉冲信号源通过与门联接,使计数到零时,BO2′=0,封锁CP信号,计数器保持零状态不变,控制电路发出报警声信号,使报警电路工作,信号灯亮。
2.控制电路
。
4.报警电路
五、硬件电路完整图
六、心得体会：
电子元器件是构成电子电路的基础，进行电子课程技术设计，我们只有深入了解元器件的功能、性能参数、使用条件和引脚分布等，才能确定设计方案，正确选用元器件和对电路进行安装调试等。
这次设计中，我们了解元器件的方法主要是通过查阅课本，因为课本上关于最基本器件的原理与性能介绍浅显易懂，我们很容易掌握，然后加以运用。
而通过上网的方式查阅资料，我们也发现了电子器件品种繁多，新品种不断涌现，性能不断提高，相应的器件资料也在不断更新。
在参与实际设计的过程中，我们才知道了解器件的外特性和正常工作的条件是正确使用器件的基础，而了解其内部电路的工作原理前者才可以灵活地应用这个器件，充分发挥其功能，设计出性能优良的电路所必须的。
几天的努力让我们取得了预期的成果，却也在实践的过程中遇到了或大或小的难题。
按照设计要求，我们需要用555定时器构成的多谐振荡器产生周期为1s的脉冲信号，作为计数器的时钟脉冲。
这本身只用到了很简单的理论知识，我们在设计中按照计算出的结果选择电阻与电容大小，却在示波器中看不到预期的1HZ的方形脉冲。
我们绞尽脑汁的思考讨论原因，多次更换电阻与电容大小，得到的结果都是大同小异。
无可奈何之际上网查找资料发现是这是使用的软件原因，真是让人哭笑不得的结果。
电路仿真部分需要将所有的功能电路连接，合为整体，完成完整的计时功能，这是需要认真与细心的工作，我们所做的就是耐心完成。
我们在这一设计过程中，学会了坚持不懈，不轻言放弃。
设计过程，也好比是我们人类成长的历程，常有一些不如意，也许这就是在对我们提出了挑战，勇敢过，也战胜了，胜利的钟声也就一定会为我们而敲响。
这次课程设计，加深了我们对理论知识的理解，而将理论好地应用到实际当中去满足了我们最大的成就感，而且我们还学会了如何去培养我们的合作精神与创新精神，从而让我们学会将理论很好地联系实际，不断地去开动自己的大脑，全身心地付出做自己力所能及的事情。
原以为凭自己实力能把第三个都做完的，但是由于对一些数电知识掌握的不是很清楚，还需要不停地翻书查看芯片资料，花费了不少时间，造成了时间紧张，导致最后一个抢答器的内容没能来的及做完，还是有遗憾的
升级会员 