strTWI.STATUS=TW_FAIL;
state++;
strTWI.STATE=state;//保存状态
intmain（void）
unsignedchari;
//上电默认DDRx=0x00,PORTx=0x00输入，无上拉电阻
PORTA=0xFF;//不用的管脚使能内部上拉电阻。
PORTB=0xFF;
PORTC=0xFF;//SCL,SDA使能了内部的10K上拉电阻
PORTD=0xFF;
//TWI初始化
TWSR=0x00;//预分频=0^4=1
TWBR=TWBR_SET;
TWAR=0x00;//主机模式，该地址无效
TWCR=0x00;//关闭TWI模块
sei（）;//使能全局中断
strTWI.STATUS=TW_OK;
TWI_RW（SLA_24CXX+（ADDR_24C02<<1）+TW_WRITE,0x10,&ORGDATA[0],8）;
//从0x10地址开始写入8个字节数据
while（strTWI.STATUS==TW_BUSY）;//等待操作完成
if（strTWI.STATUS==TW_FAIL）
//操作失败？
_delay_ms（10）;//延时等待编程完成
while
（1）
i=TWI_RW（SLA_24CXX+（ADDR_24C02<<1）+TW_READ,0x10,&CMPDATA[0],8）;
//从0x10地址开始读出8个字节数据
while（strTWI.STATUS==TW_BUSY）;//等待操作完成
//如果不加等待，则需要检测返回值i才能知道当前操作是否执行了
//0OP_BUSY之前的操作没完成，没执行当前操作
//1OP_RUN当前操作执行中
if（strTWI.STATUS==TW_FAIL）
//操作失败？
//读取成功，对比ORGDATA和CMPDATA的数据
i=TWI_RW（SLA_24CXX+（ADDR_24C02<<1）+TW_READ,0x00,&BUFFER[0],256）;
//从0x00地址开始读出256个字节数据（整个ATC24C02）
while（strTWI.STATUS==TW_BUSY）;//等待操作完成
两线串行接口总线定义
两线接口TWI很适合于典型的处理器应用。
TWI协议允许系统设计者只用两根双向传输线就可以将128个不同的设备互连到一起。
这两根线一是时钟SCL，一是数据SDA。
外部硬件只需要两个上拉电阻，每根线上一个。
所有连接到总线上的设备都（必须）有自己的地址。
注意:
就是说不能有两个相同地址的设备
TWI协议解决了总线仲裁的问题。
所有TWI兼容的器件的总线驱动都是漏极开路或集电极开路的。
这样就实现了对接口操作非常关键的线与功能。
TWI器件输出为"0”时，TWI总线会产生低电平。
当所有的TWI器件输出为三态时，总线会输出高电平，允许上拉电阻将电压拉高。
注意:
为保证所有的总线操作，凡是与TWI总线连接的AVR器件必须上电。
与总线连接的器件数目受如下条件限制：
总线电容要低于400pF，而且可以用7位从机地址进行寻址。
两个不同的规范，一种是总线速度低于100kHz，而另外一种是总线速度高达400kHz。
SCL和SDA引脚
SCL与SDA为MCU的TWI接口引脚。
引脚的输出驱动器包含一个波形斜率限制器以满足TWI规范。
引脚的输入部分包括尖峰抑制单元以去除小于50ns的毛刺。
当相应的端口设置为SCL与SDA引脚时，可以使能I/O口内部的10K上拉电阻，这样可省掉外部的上拉电阻
注意:
如果要作高速通讯或者从机数量较多，最好还是外接合适的上拉电阻
比特率发生器单元
TWI工作于主机模式时，比特率发生器控制时钟信号SCL的周期。
具体由TWI状态寄存器TWSR的预分频系数以及比特率寄存器TWBR设定。
当TWI工作在从机模式时，不需要对比特率或预分频进行设定，但从机的CPU时钟频率必须大于TWI时钟线SCL频率的16倍。
注意，从机可能会延长SCL低电平的时间，从而降低TWI总线的平均时钟周期。
SCL的频率根据以下的公式产生：
fSCL=fCPU/（（16+2（TWBR）（4^TWPS））
TWBR=TWI比特率寄存器的数值
TWPS=TWI状态寄存器预分频的数值
Note:
TWI工作在主机模式时，TWBR值应该不小于10,否则主机会在SDA与SCL产生错误输出作为提示信号。
问题出现于TWI工作在主机模式下，向从机发送Start+SLA+R/W的时候（不需要真的有从机与总线连接）。
控制单元
控制单元监听TWI总线，并根据TWI控制寄存器TWCR的设置作出相应的响应。
当TWI总线上产生需要应用程序干预处理的事件时，TWI中断标志位TWINT置位。
在下一个时钟周期，TWI状态寄存器TWSR被表示这个事件的状态码字所更新。
在其它时间里，TWSR的内容为一个表示无事件发生的特殊状态字。
一旦TWINT标志位置"1”，时钟线SCL即被拉低，暂停TWI总线上的数据传输，让用户程序处理事件。
在下列状况出现时，TWINT标志位置位：
?
在TWI传送完START/REPEATEDSTART信号之后
?
在TWI传送完SLA+R/W数据之后
?
在TWI传送完地址字节之后
?
在TWI总线仲裁失败之后
?
在TWI被主机寻址之后（广播方式或从机地址匹配）
?
在TWI接收到一个数据字节之后
?
作为从机工作时，TWI接收到STOP或REPEATEDSTART信号之后
?
由于非法的START或STOP信号造成总线错误时
TWI寄存器说明
TWI比特率寄存器－TWBR
?
Bits7..0–TWI比特率寄存器
TWBR为比特率发生器分频因子。
比特率发生器是一个分频器，在主机模式下产生SCL时钟频率。
比特率计算公式请见前面的[比特率发生器单元]
TWI控制寄存器－TWCR
TWCR用来控制TWI操作。
它用来使能TWI，通过施加START到总线上来启动主机访问，产生接收器应答，产生STOP状态，以及在写入数据到TWDR寄存器时控制总线的暂停等。
这个寄存器还可以给出在TWDR无法访问期间，试图将数据写入到TWDR而引起的写入冲突信息。
?
Bit7–TWINT:
TWI中断标志
当TWI完成当前工作，希望应用程序介入时TWINT置位。
若SREG的I标志以及TWCR寄存器的TWIE标志也置位，则MCU执行TWI中断例程。
当TWINT置位时，SCL信号的低电平被延长。
TWINT标志的清零必须通过软件写"1”来完成。
执行中断时硬件不会自动将其改写为"0”。
要注意的是，只要这一位被清零，TWI立即开始工作。
因此，在清零TWINT之前一定要首先完成对地址寄存器TWAR，状态寄存器TWSR，以及数据寄存器TWDR的访问。
?
Bit6–TWEA:
使能TWI应答
TWEA标志控制应答脉冲的产生。
若TWEA置位，出现如下条件时接口发出ACK脉冲：
1.器件的从机地址与主机发出的地址相符合
2.TWAR的TWGCE置位时接收到广播呼叫
3.在主机/从机接收模式下接收到一个字节的数据
将TWEA清零可以使器件暂时脱离总线。
置位后器件重新恢复地址识别。
?
Bit5–TWSTA:
TWISTART状态标志
当CPU希望
升级会员 