CMOS超大规模集成简述.docx

CMOS超大规模集成简述.docx

《CMOS超大规模集成简述.docx》由会员分享，可在线阅读，更多相关《CMOS超大规模集成简述.docx（8页珍藏版）》请在冰豆网上搜索。

CMOS超大规模集成简述

CMOS超大规模集成简述

CMOS图像传感器集成电路是用CMOS工艺制造的，即便是只具有最基本功能的传感器芯片，也是一个相当复杂的超大规模系统集成。

芯片包括模拟电路、数字电路和光电传感器，属于特殊的混合型超大规模集成技术类型。

本节简单地叙述CMOS超大规模集成的一些基本概念，作为在后面的章节中对CMOS图像传感器集成电路芯片更详细讨论的铺垫和准备。

2.3.1　CMOS器件的基本结构和原理

CMOS是互补金属氧化物半导体（ComplementaryMetalOxideSemiconductor）的英文缩写，这种半导体结构和工艺技术是本书讨论的CMOS图像传感器芯片的基础。

CMOS是由N型和P型两种极性类型互补的MOS场效应晶体管（FET）构成的。

一个N型MOSFET的结构如图2.6所示。

MOSFET的栅极是一个导体矩形面积，它下面有一个二氧化硅薄绝缘层，把栅极与下面的半导体衬底绝缘隔离开来。

N型MOSFET制作在P型硅衬底上，在衬底上的栅极两侧制作两个选择掺杂的N＋扩散区作为FET的源极S和漏极D，P型衬底由电极引出为B。

在栅极和薄氧化层的正下方，源极和漏极两个N＋扩散区之间的衬底区域在栅极正电压的作用下形成导电的N型沟道（N-channel），栅极和衬底之间形成的电场控制沟道中的电流。

图2.6（a）是晶体管结构的剖面图，图2.6（b）其俯视图，图2.6（c）是本书所采用的N型MOSFET电路符号。

在MOS这个缩写名称中，字母M所代表的“金属”（Metal）是指栅极G所使用的导体材料。

而在现代的许多场效应管（FET）器件中，尤其是在CMOS超大规模集成电路芯片上，已经放弃了金属而采用同样导电的多晶硅（PolySilicon）作为栅极，但是代表“金属”的字母M还是习惯地保留在名称MOS中。

图2.6　N型MOSFET结构示意图

在图2.7（a）、（b）所示的测试电路中，N型MOSFET的源极接0电位，衬底通过一个P＋扩散接触与源极连在一起，在栅极G和漏极D上各加上正电压VG和VD。

当栅极电压VG从0V开始升高时，栅极和衬底之间的电场开始感应产生电荷形成沟道，当上升到VG＝VTH时，沟道开始导通产生电流ID，如图2.7（c）所示。

这里VTH称为阈值电压，也被称为开启电压。

考虑到漏极电压VD的影响，产生图2.7（d）示意的ID-VD曲线簇，在VD＝VGX-VTH的虚线左侧为线性区，右侧为饱和区。

电压VG控制ID，当VG不变时在线性区ID-VD曲线接近一个线性电阻，进入饱和区后ID随VD的变化很小。

这些都是MOSFET被应用在模拟和数字电路中，作为模拟、数字开关和线性放大器的重要特性。

图2.7　N型MOSFET工作原理示意图

P型MOSFET与N型的相反，是制作在N型衬底或N阱中，源极和漏极由P＋选择扩散产生。

它的源极和漏极之间由P型沟道导电，VG和VD对源极而言加负电压，其ID-VD特性曲线在坐标的第三象限。

P型MOSFET的电路符号是在栅极上增加一个小的圆圈表示负极性，如图2.8（b）所示。

图2.8　基本CMOS互补对示意图

把一对互补的MOSFET串联在一起，其中N型管的源极SN接地，P型管的源极SP接正电源Vdd，把两个晶体管的栅极G连接在一起作为电路的输入，而漏极D连接在一起作为电路的输出，形成CMOS集成电路的最基本互补单元。

这个CMOS对管结构的剖面如图2.8（a）所示，图中右半边是一个P型MOSFET晶体管，为了与N管共享同一个P衬底，在衬底上预先制作一个N阱，然后在这个阱中制作P型MOSFET。

这个结构的电路如图2.8（b）所示，电路的输入输出特性如图2.8（c）所示。

在特性曲线的起始段，输入电压Vin＜VTHN，N管截止，而Vin＞VTHP，P管饱和，输出接近电源电压Vdd；在曲线的接近终止段，N管饱和而P管截止，输出接近0V；在曲线的中间一段，输出电压从接近Vdd连续过渡到接近0V，是电路的线性区，在模拟电路中作为线性放大使用。

电路的饱和-截止区域，通常作为开关使用，在电路中用作模拟和数字信号的切换开关，或在数字电路中构成逻辑电路。

这个最简单的两管CMOS对在逻辑电路中就是一个反相器，执行“非”逻辑功能，处理如图2.8（c）中虚线所示的矩形逻辑信号；在模拟电路中就是一个反相线性放大器，放大如图2.8（c）中实线所示的正弦信号。

CMOS集成电路是构成现代超大规模集成的基础，也是本书讨论的CMOS图像传感器的基础。

CMOS半导体工艺的特征尺寸表达工艺所能实现的版图的最小线宽，这个最小线宽往往被用在MOSFET沟道的长度，决定了晶体管的尺寸，进而影响了集成电路的面积和规模。

沟道长度尺寸越小的晶体管，高频和高速性能越好，集成的超大规模系统速度越快。

当代最新的CMOS半导体工艺已经达到最小线宽10nm数量级的水平，工艺水平的持续提高也为CMOS图像传感器的性能和功能的不断发展提供了宽广的前景。

2.3.2　CMOS工艺和版图

CMOS工艺的一个重要的制作技术就是光刻。

光刻和离子注入形成选择扩散区的工艺处理过程如图2.9所示。

图2.9　光刻和离子注入形成选择扩散区示意图

（1）在要进行光刻的硅片上均匀地涂敷光刻胶；

（2）用紫外线通过玻璃掩模版所选择的区域曝光；

（3）在被曝光的区域光刻胶发生化学物理变化而被腐蚀去除，使硅片直接暴露在窗口；

（4）用离子注入的方法从窗口向硅片注入符合设计要求浓度的掺杂，产生N阱、P阱、N＋或者P＋选择扩散区；

（5）去除光刻胶生成设计所要求的半导体结构。

用类似的方法，还可以实现薄氧化层和厚氧化层的制作。

在工艺过程中，金属、多晶硅和绝缘材料等被淀积在硅片上，每淀积一层就通过光刻-腐蚀来形成这一层所需要的形状。

实际上在硅片上的所有工艺步骤，都是用光刻来确定被处理的位置和形状的，每一步工艺都要进行一次光刻，并要求有一个特定的掩模。

一个复杂的超大规模模拟数字混合集成电路芯片，要经过二十次左右的光刻步骤来完成，每一次光刻使用不同的光刻掩模版图，产生不同的工艺层。

基本的工艺层包括：

有源区、N阱、P阱、N型选择扩散、P型选择扩散、多晶硅、有源区和多晶硅连接金属1的电接触、金属层1、金属层2……最上一层金属，以及金属层之间的连接通孔，等等，这些工艺层的版图在平面位置上必须严格对准。

CMOS集成电路芯片工艺的一些最基本步骤见表2.2，每一个步骤产生一个对应的半导体结构，表中所列的工艺包含有5层金属导体。

表2.2　CMOS工艺层

随着工艺精细水平的提高，工艺的特征尺寸缩小到纳米量级，用于光刻工艺的紫外线波长已经达到和超过所要求的加工尺寸，而无法正确地实现精细尺寸的光刻。

因此广泛使用X射线和电子束曝光实现光刻工艺，它们的“掩模”的物理形式与紫外线曝光的有很大的不同，但是从设计的角度来看，工艺层和版图的概念并没有因而不同。

在CMOS工艺中，芯片的电路结构就是通过光刻的版图来实现的，所以芯片物理设计是通过对版图的设计完成的。

2.3.3　CMOS超大规模集成的设计方法学

CMOS超大规模集成电路的设计方法学，是在1979年出版的由林恩·康薇和卡弗·米德合著的教科书《IntroductiontoVLSISystems（超大规模集成系统导论）》中发表的。

米德-康薇方法带来了超大规模集成电路（VLSI）设计的革命，随着CMOS工艺的成熟，从20世纪80年代起VLSI引领了电子学、计算机、数字通信和整个IT业的飞速发展。

一个CMOS超大规模集成芯片的设计工程包含了从半导体物理、电子电路到计算机体系结构的大跨度多领域知识。

以米德-康薇设计方法为基础，在体现半导体物理知识的CMOS工艺线上，进行规范化的加工生产，被称为SiliconFoundry。

在这种工艺线上生产出来的产品具有高度一致的基本半导体参数；而不同性能的器件，只用不同的平面形状和尺寸来实现；不同的电路功能，用不同性能的器件之间不同的连接来实现。

换言之，用完全同样的工艺，只改变版图就能制造不同性能和功能的超大规模集成电路芯片产品。

这样一来，特定性能和功能的芯片设计工程，只包含体现电路和系统结构的版图设计，而不再包含扩散的浓度和掺杂之类的半导体物理设计。

从设计角度出发，SiliconFoundry工艺线提供版图设计规则和半导体参数模型，就可以用计算机辅助设计方法，由电路和系统工程师设计超大规模集成电路芯片，因此米德-康薇方法当时被爱德华·费根鲍姆认为是人工智能专家系统的典范。

从工艺技术角度而言，同一个工艺严格精密的CMOS工艺线，用不同的版图就能制造出不同性能和功能的CMOS超大规模集成芯片。

这个思想指导了整个20世纪80年代CMOS超大规模集成芯片品种的大爆发，并且成为当代超大规模集成设计和制造的基础。

20世纪90年代以来，SiliconFoundry一词已经被演绎成对市场开放的“晶元代工”。

实际上SiliconFoundry的方法已经成为CMOS集成电路工艺的一条普遍的原则，以至人们已经淡忘了在20世纪70年代早期，集成电路产品设计曾经对半导体工艺细节的高度依赖。

一个特定的SiliconFoundry工艺线，应该向芯片的设计者提供对应于本工艺线的加工几何形状和尺寸的设计规则，被称为版图设计规则（LayoutDesignRules）。

工艺线应保证符合规则的设计能在工艺中实现，并在批量生产中保证高合格率。

图2.10所示是版图设计规则的一部分，实际的规则是非常复杂的，必须完全覆盖设计中包含的所有结构和工艺层，并由计算机辅助设计工具（DesignRulesChecking，DRC）的软件检查巨大规模和非常复杂的版图设计。

图2.10　版图设计规则示意图

按照SiliconFoundry方式制造超大规模集成芯片CMOS工艺线，还必须以向芯片设计者提供电路设计仿真模型（models）的方式，传递特定工艺线的基本半导体参数，供设计者实现器件和电路的参数。

电路仿真是当今电路设计的重要手段，模拟电路和数字电路的设计者用计算机辅助设计的仿真工具，计算电路设计的结果，用波形、数据和曲线的方式显示出来。

仿真的重要依据是器件的模型，模型数学描述的准确性和电参数的精确度，决定了仿真结果可以与实际情况的高度吻合。

最基本的模拟电子电路仿真工具是SPICE（SimulationProgramwithIntegratedCircuitEmphasis），一种从20世纪70年代开始在美国伯克利-加利福尼亚大学开发的仿真软件，当前水平的CMOS工艺节点使用BSIM3和BSIM4仿真模型。

图2.11所示为一个描述MOSFET参数特性的仿真文件，它被用于SPICE仿真，符合某特定工艺线的特性并由这个工艺线提供。

图2.11　描述一个MOSFET参数特性的仿真文件示意

逻辑电路的仿真通常用基于VerilogHDL或VHDL电路描述的仿真软件工具，而基本逻辑单元的参数也是用SPICE仿真产生的。

由于当代微型计算机硬件达到极快的运算速度，并具备极大的存储容量，SPICE程序可以仿真相当复杂的模拟电路，或直接仿真相当规模的逻辑电路部件。

CMOS图像传感器的设计和制作，使用所有超大规模集成的现成方法。

一些“晶元代工”厂商也向图像传感器和带图像传感功能的超大规模系统设计项目提供设计规则和仿真模型，甚至提供改善图像传感器性能所需要的特殊工艺。

综上所述，所有应用或潜在应用CMOS图像传感器的电路和系统设计师，都有可能而且应该考虑设计完全符合自身系统要求的，并且可能嵌入到超大规模数字模拟系统中的CMOS图像传感器，使系统具备更高的功能和性能。

一个全定制（FullCustom）的CMOS图像传感器，不但可以取得市场优势，而且可以使系统产品占据知识产权的制高点。

一个可能的CMOS图像传感器芯片设计流程如图2.12所示，流程的最上端是芯片的系统设计，包括整机系统对芯片的要求和芯片与系统的连接特性，以及芯片本身作为一个子系统的设计。

由于芯片的光电传感器特点，在芯片系统工程中必须同时考虑光学设计，芯片中的传感器及其阵列的设计应满足图像的光学特性和光学透镜提出的要求。

图2.12　CMOS图像传感器设计流程示意图

流程中电子系统设计是设计工作的主要部分，分为模拟电路设计和数字电路设计两个部分。

模拟电路设计采用全定制（FullCustom）设计方法，设计师直接利用电子学知识设计模拟电子电路，涉及的模拟部件可以采用其他厂商版权的IPCore（IntellectualPropertyCore），SPICE仿真和厂商提供的BSIM模型帮助设计师验证和修正设计的电路。

模拟电子电路的版图通常采用手工设计方式，设计完成的版图通过与设计的电路相比较（LayoutVersusSchematic，LVS）验证程序和通过设计规则检查（DRC）。

最后修改确定的版图设计经过分布参数提取，把版图的分布参数加入到电路原理图中，然后再次经过SPICE仿真。

反复修改和检查，直到电路和版图完全合乎设计要求。

数字电路部分首先经过系统设计，完成全系统的功能和时序分配，并经过系统仿真确认功能和时序的正确性。

逻辑电路部分的设计可以用全定制设计方法或半定制ASIC设计方法，以及利用IPCore部件。

逻辑电路部分经过逻辑仿真验证，与模拟电路一样也必须通过设计规则检查和版图与电路的比较。

最后验证确认的像素阵列、模拟电路部件和数字电路部件三部分版图集合成一个全芯片版图，完成全部设计。

按这样严格流程设计的芯片经过试投片，设计成功的概率是非常高的。