数字计时器.docx
《数字计时器.docx》由会员分享,可在线阅读,更多相关《数字计时器.docx(20页珍藏版)》请在冰豆网上搜索。
数字计时器
目录
引言……………………………………………………………………………3
1课程设计的设计任务和基本要求…………………………………………4
2数字计时器设计的总体方案………………………………………………4
2.1数字计时器的设计思想…………………………………………………………………………5
2.2数字电子钟组成框图……………………………………………………………………………5
3数字计时器各部分的设计、原理及其仿真………………………………5
3.1秒脉冲产生电路设计……………………………………………………………………………5
3.1.1振荡电路………………………………………………………………………………………5
3.1.2分频电路………………………………………………………………………………………6
3.2时间计数电路……………………………………………………………………………………8
3.2.1二十四进制计数器……………………………………………………………………………8
3.2.2六十进制计数器……………………………………………………………………………9
3.3译码驱动及显示电路…………………………………………………………………………10
3.4校时电路…………………………………………………………………………………………11
3.5整点报时电路…………………………………………………………………………………11
4元器件应用介绍……………………………………………………………13
4.1元器件清单……………………………………………………………………………………13
4.2元件内部结构图及引脚图…………………………………………………………………14
结论…………………………………………………………………………20
参考文献…………………………………………………………………21
附录………………………………………………………………………22
附录1数字计时器的原理总图…………………………………………………………22
引言
20世纪末,电子技术获得了飞速的发展,在其推动下,现代电子产品几乎渗透了社会的各个领域,有力地推动了社会生产力的发展和社会信息化程度的提高,同时也使现代电子产品性能进一步提高,产品更新换代的节奏也越来越快。
数字钟是采用数字电路实现对时、分、秒、数字显示的计时装置。
钟表的数字化给人们生产生活带来了极大的方便,数字钟已成为人们日常生活中必不可少的必需品,广泛用于个人家庭以及车站、码头、剧院、办公室等公共场所,给人们的生活、学习、工作、娱乐带来极大的方便。
由于数字集成电路的发展和采用了先进的石英技术,使数字钟具有走时准确、性能稳定、携带方便等优点,它用于定时自动报警、按时自动打铃、时间程序自动控制、定时广播及自动控制等各个领域。
虽然现在市场上已有现成的数字钟集成电路芯片出售,价格便宜、使用也方便,但是这里介绍的自制数字电子钟可以满足使用者的一些特殊需要,输出方式灵活,如可以随意设置时、分、秒的输出,改变显示数字的大小等等。
并且由于集成电路技术的发展,特别是中规模集成电路技术的发展,使数字电子钟具有体积小、耗电省、计时准确、性能稳定、维护方便等优点。
因此,研究数字钟及扩大其应用,有着非常现实的意义。
1课程设计的设计任务和基本要求
☆设计任务
采用中规模集成电路设计一台可以显示时、分、秒的数字钟。
☆基本要求
(1)计时长度为24小时
(2)显示时、分、秒;
(3)24小时误差不高于60秒。
2数字电子钟设计总体方案
2.1数字计时器的设计思想
数字计时器一般是由振荡器、分频器,计数器、译码器、显示器等几部分组成。
其中振荡器和分频器组成标准秒信号发生器,由不同进制的计数器、译码器和显示器组成计时系统,通过校时电路实现对时、分的校准。
将标准秒脉冲信号送入计数器进行计数,把累计的结果以“时”、“分”、“秒”的数字显示出来。
“时”显示由二十四进制计数器、译码器、显示器构成,“分”、“秒”显示分别由六十进制计数器、译码器、显示器构成。
2.2数字计时器组成框图
3数字计时器各部分的设计、原理及其仿真
3.1秒脉冲信号发生器
秒脉冲信号发生器是数字电子钟的核心部分,它的精度和稳定度决定了数字钟的质量。
由振荡器与分频器组合产生秒脉冲信号。
3.1.1振荡器
振荡器是计时器的核心,振荡器的稳定度和频率的精准度决定了计时器的精准度。
一般来说,振荡器的频率的越高,计时的精度就越高,但耗电量将增大。
根据器件不同,可有两种方案。
方案一:
(1)采用石英晶体振荡器
石英晶体振荡器的特点是振荡频率准确,电路结构简单,频率易高调整。
它还具有压电效应,在晶体某一方向加一电场,则在与此垂直的方向产生机械振动和电场互为因果,这种循环过程一直持续到晶体的机械强度限制时,才达到最后的稳定,这种压电谐振的频率就是晶体振荡的固有频率。
晶体振荡器
图所示电路振荡频率是32.768khz,把石英晶体串接于由非门1、2组成的振荡反馈电路中,非门3是振荡器整形缓冲级。
凭借与石英晶体串联的微调电容,可以对振荡器频率作微量的调节。
方案二:
(1)采用555构成的多偕振荡电路
振荡器电路选用555构成的多偕振荡器,设振荡频率f=1000HZ,其中的电位器可以微调振荡器的输出频率。
用555构成的振荡器
比较:
秒信号发生器是数字电子钟的核心部分,它的精度和稳度决定了数字钟的质量,但是我们做实验考虑到用石音晶体振荡电路时分频电路用的元件较多且价格较贵,而用555构成的电路元件容易得,电路简单且易于实现,故选方案二
3.1.2分频器
分频器功能主要有两个,一是产生标准秒脉冲信号,一是提供功能扩展电路所需要的信号。
根据电路要求,选用中规模计数器74LS90就可完成此功能。
将3片74LS90进行级联,因为每片为十分之一分频器,3片级联正好获得1Hz标准秒脉冲。
如图所示
用74LS90构成的分频电路
秒脉冲信号发生器电路图及其仿真波形图
3.2时间计数电路
根据数字计时器的框图可以清楚知道,显示“时”、“分”、“秒”需要6片中规模计数器。
其中,“秒”、“分”计时各为六十进制计数器,“时”计时为二十四进制计数器,六十进制计数器和二十四进制计数器都选用74LS90集成块来实现。
实现的方法多采用反馈清零法。
3.2.1二十四进制计数
时计数电路是由U1和U2组成的二十四进制计数电路如图所示。
二十四进制同步递增计数器
由图可看出,当“时”个位U8计数输入端到第10个触发信号时,U8计数器复零,进位端QD向U7“时”十位计数器输出进位信号,当第24个“时”(来自“分”计数器输出地进位信号)脉冲到达时,U8计数器的状态为“0100”,U7计数器的状态为“0010”,此时“时”个位计数器的QC和“时”十位计数器的QB输出为“1”。
把它们分别送到U7和U8计数器的清零端R01和RO2,通过74LS90内部的R01和RO2与非后清零,计数器复零,完成二十四进制计数。
3.2.2六十进制计数
“秒”计数器电路与“分”计数器电路都是六十进制,她由一级十进制计数器和一级六进制计数器连接构成,如图所示,采用两片中规模集成电路74LS90串接起来构成“秒”、“分”计数器。
六十进制计数器
由图可知,U1是十进制计数器,U1的QD作为十进制的进位信号,74LS90计数器是十进制异步计数器,用反馈归零方法实现十进制计数,U2和与门组成六进制计数。
74LS90是在CP信号的下降沿翻转计数,U2的QA和QC与0101的下降沿,作为“分(时)”计数器的输入信号。
U2的输出0110高电平1分别送到计数器的R01、R02端清零,74LS90内部的R01和R02与非后清零而使计数器归零,完成六十进制计数。
3.3译码驱动及显示电路
在数字系统中常常需要将测量或处理的结果直接显示成十进制数字。
为此,首先将以BCD码表示的结果送到译码器电路进行译码,用它的输出去驱动显示器件,由于显示器件的工作方式不同,对译码器的要求也就不同,译码器的电路也不同。
数字显示的器件的种类:
荧光管、辉光管、发光二极管、液晶显示屏等
数字显示方式目前以分段式应用最普遍,最常用的为七段式数字显示器
分段式数码管是利用不同发光段组合的方式显示不同数码的。
因此,为了使数码管能将数码所代表的数显示出来,必须将数码经译码器译出,然后经驱动器点亮对应的段。
例如,对于8421码的0011状态,对应的十进制数为3,则译码驱动器应使a、b、c、d、g各段点亮。
即对应于某一组数码,译码器应有确定的几个输出端有信号输出,这是分段式数码管电路的主要特点。
CD4511是一个用于驱动共阴极LED(数码管)显示器的BCD码-七段码译码器,其特点为具有BCD转换、消隐和锁存控制,七段译码及驱动功能的COMS电路能提供较大的电流,可直接驱动LED显示器。
故采用CD4511接电阻与显示器相连方式。
而与CD4511相对应的是共阴极显示器,所以其电路如图所示
译码驱动及显示电路图
3.4校时电路
当刚接通电源或计时出现误差是,都需要对时间进行校正。
校正电路如图所示
校正电路
K1、K2分别是时校正、分校正开关。
不校正时,K1、K2开关是闭合的。
当校正时位时,需把K1开关打开,然后用手拨动K3开关,来回拨动一次,就能使时位增加1,根据需要去拨动开关的次数,校正完毕后把K1开关合上。
校分位与其相同。
3.5整点报时电路
整点报时电路的功能是:
每当数字钟计时器将要到整点时发出声响,要达到在离整点10s时便自动发出鸣叫声,持续时间为10s,报时结束时刚好为整点。
由下表可以知道当时间在XX:
59:
50的时候开始报时,用二进制表示出进行报时的时间为
分8位(Q7-Q0)
秒八位(Q7-Q8)
1
01011001
01010000
分析上表可知,当分的Q6,Q4,Q3,Q0和秒的Q6,Q4皆为高电平时,进行报时。
报时部分选用八选一数据选择器74LS151与二输入与非门74LS00相接,其图为
报时电路
这部分大概可以由三个小的部分组成:
控制部分、数据选泽部分、实施部分。
当时间为59分51秒、53秒、55秒,57秒,即在图中上面那个74LS00的输出为0,下面那个74LS00输出为1时,此时数据选择器74LS151会选择1C1(500HZ的声音信号)作为处处并从1Y端输出,此时,蜂鸣器产生低鸣声;然而当时间为59分59秒时,即2个74LS00输出都为0时,数据选择器会选择1C1(1000HZ的声音信号)作为输出并从1Y端输出,此时蜂鸣器会产生声音比较大的鸣叫声。
4元器件应用介绍
4.1元器件清单
元器件清单
型号
功能
备注
74LS00
六个2输入与非门
一片
74LS08
四个2输入与门
一片
74LS136
两个2输入异或门
一片
74LS151
8选1数据选择器
一片
74LS90
二-五-十进制计数器
九片
CD4511
七段码译码器
六片
555定时器
产生时间延迟和多种脉冲信号
一片
电阻
5.1kΩ一个100kΩ可调一个10kΩ五个510Ω42个
LED显示器
六块
电键
三个
电容
0.01uF两个
蜂鸣器
200Hz一个
4.2元件内部结构图及引脚图
1、74LS00功能介绍
74LS00是一种典型的与非门器件,内含有4个2输入与非门,共14个引脚,引脚排列图如下
2、74LS04介绍
3、74LS136介绍
四二输入异或门
74LS136为集电极开路输出的四组异或门
引脚输出端
1A-4A,1B-4B输入端
1Y-4Y输出端
管脚图
功能表
574LS151
8选1数据选择器(有选通输入端,互补输出)
简要说明:
151为互补输出的8选1数据选择器,共有54/74151、54/74S151、74LS151三种线路结构形式,其主要电特性的典型值如下:
数据选择端(ABC)按二进制译码,以从8个数据(D0-D7)中选取1个所需的数据。
只有在选通端STROBE为低电平时才可选择数据。
151有互补输出端(Y、W),Y输出原码,W输出反码。
管脚图:
引出端符号:
A、B、C 选择输入端
D0-D7 数据输入端
STROBE 选通输入端(低电平有效)
W 反码数据输出端
Y 数据输出端
功能表:
极限值:
电源电压 ------------------------------------------7V
输入电压
54/74151、54/74S151---------------------------------5.5V
54/74LS151 ------------------------------------7V
工作环境温度
54××× ---------------------------------- -55~125℃
74××× ------------------------------------0~70℃
贮存温度 -------------------------------------- -65~150℃
674LS90
74LS90为中规模TTL集成计数器,可实现二分频、五分频和十分频等功能,它由一个二进制计数器和一个五进制计数器构成。
其引脚排列图和功能表如下所示:
图1-374LS90的引脚排列图
表1-174LS90的功能表
7CD4511
CD4511是一片CMOSBCD—锁存/7段译码/驱动器,引脚排列如图2所示。
其中abcd为BCD码输入,a为最低位。
LT为灯测试端,加高电平时,显示器正常显示,加低电平时,显示器一直显示数码“8”,各笔段都被点亮,以检查显示器是否有故障。
BI为消隐功能端,低电平时使所有笔段均消隐,正常显示时,B1端应加高电平。
另外CD4511有拒绝伪码的特点,当输入数据越过十进制数9(1001)时,显示字形也自行消隐。
LE是锁存控制端,高电平时锁存,低电平时传输数据。
a~g是7段输出,可驱动共阴LED数码管。
另外,CD4511显示数“6”时,a段消隐;显示数“9”时,d段消隐,所以显示6、9这两个数时,字形不太美观图3是CD4511和CD4518配合而成一位计数显示电路,若要多位计数,只需将计数器级联,每级输出接一只CD4511和LED数码管即可。
所谓共阴LED数码管是指7段LED的阴极是连在一起的,在应用中应接地。
限流电阻要根据电源电压来选取,电源电压5V时可使用300Ω的限流电阻。
输 入
输 出
LE
BI
LI
D
C
B
A
a
b
c
d
e
f
g
显示
X
X
0
X
X
X
X
1
1
1
1
1
1
1
8
X
0
1
X
X
X
X
0
0
0
0
0
0
0
消隐
0
1
1
0
0
0
0
1
1
1
1
1
1
0
0
0
1
1
0
0
0
1
0
1
1
0
0
0
0
1
0
1
1
0
0
1
0
1
1
0
1
1
0
1
2
0
1
1
0
0
1
1
1
1
1
1
0
0
1
3
0
1
1
0
1
0
0
0
1
1
0
0
1
1
4
0
1
1
0
1
0
1
1
0
1
1
0
1
1
5
0
1
1
0
1
1
0
0
0
1
1
1
1
1
6
0
1
1
0
1
1
1
1
1
1
0
0
0
0
7
0
1
1
1
0
0
0
1
1
1
1
1
1
1
8
0
1
1
1
0
0
1
1
1
1
0
0
1
1
9
0
1
1
1
0
1
0
0
0
0
0
0
0
0
消隐
0
1
1
1
0
1
1
0
0
0
0
0
0
0
消隐
0
1
1
1
1
0
0
0
0
0
0
0
0
0
消隐
0
1
1
1
1
0
1
0
0
0
0
0
0
0
消隐
0
1
1
1
1
1
0
0
0
0
0
0
0
0
消隐
0
1
1
1
1
1
1
0
0
0
0
0
0
消隐
1
1
1
X
X
X
X
锁 存
锁存
CD4511具有锁存、译码、消隐功能,通常以反相器作输出级,通常用以驱动LED。
其引脚如图所示。
各引脚的名称:
其中7、1、2、6分别表示A、B、C、D;5、4、3分别表示LE、BI、LT;13、12、11、10、9、15、14分别表示 a、b、c、d、e、f、g。
左边的引脚表示输入,右边表示输出,还有两个引脚8、16分别表示的是VDD、VSS。
2.CD4511的工作原理
1.CD4511的工作真值表如表3-2
2.锁存功能
译码器的锁存电路由传输门和反相器组成,传输门的导通或截止由控制端LE的电平状态。
当LE为“0”电平导通,TG2截止;当LE为“1”电平时,TG1截止,TG2导通,此时有锁存作用。
如图3-3
(3)译码
CD4511译码用两级或非门担任,为了简化线路,先用二输入端与非门对输入数
据B、C进行组合,得出
、
、
、
四项,然后将输入的数据A、D一起用或
非门译码
(4)消隐
BI为消隐功能端,该端施加某一电平后,迫使B端输出为低电平,字形消隐。
消隐输出J的电平为
J=
=(C+B)D+BI如不考虑消隐BI项,便得J=(B+C)D
据上式,当输入BCD代码从1010---1111时,J端都为“1”电平,从而使显示器中的字形消隐。
8、555介绍
振荡器由555定时器构成。
在555定时器的外部接适当的电阻和电容元件构成多谐振荡器,再选择元件参数使其发出标准秒信号。
555定时器的功能主要由上、下两个比较器C1、C2的工作状况决定。
比较器的参考电压由分压器提供,在电源与地端之间加上VCC电压,且控制端VM悬空,则上比较器C1的反相端“-”加上的参考电压为2/3VCC,下比较器C2的同相端“+”加上的参考电压为1/3VCC。
若触发端S的输入电压V2≤1/3VCC,下比较器C2输出为“1”电平,SR触发器的S输入端接受“1”信号,可使触发器输出端Q为“1”,从而使整个555电路输出为“1”;若阈值端R的输入电压V6≥2/3VCC,上比较器C1输出为“1”电平,SR触发器的R输入端接受“1”信号,可使触发器输出端Q为“0”,从而使整个555电路输出为“0”。
控制电压端VM外加电压可改变两个比较器的参考电压,不用时,通常将它通过电容(0.01μF左右)接地。
放电管T1的输出端Q′为集电极开路输出,其集电极最大电流可达50mA,因此,具有较大的带灌电流负载能力。
若复位端RD加低电平或接地,可使电路强制复位,不管555电路原处于什么状态,均可使它的输出Q为“0”电平。
只要在555定时器电路外部配上两个电阻及两个电容元件,并将某些引脚相连,就可方便地构成多谐振荡器。
9、数码显示器
七段发光二极管(LED)数码管
LED数码管是目前最常用的数字显示器,图(a)、(b)为共阴管和共阳管的电路,(c)为两种不同出线形式的引出脚功能图。
一个LED数码管可用来显示一位0~9十进制数和一个小数点。
小型数码管(0.5寸和0.36寸)每段发光二极管的正向压降,随显示光(通常为红、绿、黄、橙色)的颜色不同略有差别,通常约为2~2.5V,每个发光二极管的点亮电流在5~10mA。
LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器,该译码器不但要完成译码功能,还要有相当的驱动能力。
(a)共阴连接(“1”电平驱动)(b)共阳连接(“0”电平驱动)
(c)符号及引脚功能
图LED数码管
结论
该电路的设计让我对数字钟的设计有了一定的了解。
我知道了如何设计出1HZ的信号,也对时分秒的设计有了一定的了解。
并且在实际电路一般步骤为由数字钟系统组成框图按照信号的流向分级安装,逐级级联,这里的每一级是指组成数字钟的各功能电路。
级联时如果出现时序配合不同步,或尖峰脉冲干扰,引起逻辑混乱,可以增加多级逻辑门来延时。
经过联调并纠正设计方案中的错误和不足之处后,再测试电路的逻辑功能是否满足设计要求。
最后画出满足设计要求的总体逻辑电路图。
通过这次对数字钟的设计,让我了解了设计电路的程序,也让我了解了关于数字钟的原理与设计理念,以及对各种电路都有了深刻理解。
参考文献
1、康光华,电子技术基础(第五版)。
北京:
高等教育出版社,2006年
2、吕思忠、施齐云,数字电路实验与课程设计。
哈尔滨工程大学出版社,2001年
3、卢结成、高世忻、陈力生等,电子电路实验与应用课题设计。
中国科学技术大学出版社,2002年