半导体器件结构与实现.docx
《半导体器件结构与实现.docx》由会员分享，可在线阅读，更多相关《半导体器件结构与实现.docx（33页珍藏版）》请在冰豆网上搜索。
半导体器件结构与实现
半导体器件结构与实现
刘玉书编写
二00一年七月八日初稿
目录
一、序论
1
1.1半导体器件的发展史
1
1.2半导体器件分类
2
二、半导体器件基础
2
2.1构成半导体器件的最基本要素
2
2.1.1半导体——半导体接触PN结
2
2.1.2金属——半导体接触势垒
3
2.1.3金属——氧化物——半导体结构表面势
4
2.2制作半导体器件的基础工艺
5
2.2.1晶片制作
5
2.2.2氧化技术
5
2.2.3扩散技术
6
2.2.4离子注入
6
2.2.5光刻技术
6
2.2.6腐蚀技术
8
2.2.7薄膜沉积技术
8
三、分立半导体器件
9
3.1常规半导体器件
9
3.1.1二极管
9
3.1.2双极晶体管
10
3.1.3MOSFET（MOS型场效应晶体管）
11
3.1.4JFET（结型场效应晶体管）
12
3.2特种半导体器件
12
3.2.1电力电子器件
12
3.2.2微波器件
14
3.2.3半导体光子器件
16
3.2.4半导体敏感器件
18
四、集成电路
19
4.1集电路的基本结构
19
4.1.1器件隔离
19
4.1.2器件的形成
20
4.1.3布线
21
4.1.4集成电路中的无源元件
22
4.2双极集成电路
22
4.3MOS集成电路
23
4.3.1MOS集成电路概况
23
4.3.2CMOS集成电路
24
4.3.3CMOSIC结构与制造
26
4.4双极-CMOSIC及HV/SmartPowerIC
28
五、VLSL
28
5.1VLSL选择CMOSIC的原因
28
5.2VLSL开发程序
29
5.3各种效应及等比例缩小规则
30
5.3.1CMOSIC中的寄生效应
30
5.3.2衬底偏置效应
31
5.3.3短沟道效应
31
5.3.4温度效应
31
5.3.5热载流子效应
31
5.3.6金属电迁移和应力迁移
32
5.3.7MOSIC等比例缩小法则
32
六、封装及组装技术
33
6.1封装功能
33
6.2塑料封装/组装工艺
34
6.3陶瓷封装
34
6.4封装种类及其趋势
34
七、结束语
35
说明：
本题目涉及的范围较广，内容较多，仅用几个课时是很难讲解清楚的，本教材的编写，只能以介绍为主，如有需要可另作专题讨论。
一、序论
1.1半导体器件的发展史
用半导体材料衬底制成的器件称之为半导体器件。
半导体是指电阻率在10-3~109Ωcm之间的材料（<10-4Ωcm称为导体，>109Ωcm的材料称绝缘体），用来制作半导体器件的材料主要是硅（Si），此外还有锗（Ge）、砷化镓（GaAs）……等。
早在1923年就发现了硅，1948年发明了双极晶体管，直到1959年发明了硅平面晶体管之后，才使半导体器件，特别是集成电路大量生产成为可能，1968年硅栅NMOSIC的出现为大规模IC开发奠定了基础，1980年Intel公司推出32位微处理机，宣告集成电路进入VLSI时代，表1.1列出了半导体器件、技术发展的历程。
表1.1半导体器件、技术发展简表
1823年发现硅
1935年英国发明绝缘栅场效应晶体管
1948年发明双极晶体管
1951年发明场效应晶体管
1954年提出硅晶体管制造技术
1955年外延技术
1956年扩散工艺、氧化物掩蔽扩散技术
1957年光刻工艺，发明可控硅（SCR）器件
1958年发明集成电路
1959年发明硅平面晶体管
1960年发明硅外延平面晶体管
1961年发明ECL电路，发明了化学汽相淀积技术
1962-1963年RCA研制出MOSFET，SYLVANIA公司提出了TTL电路
1964年出现PMOSIC；出现双向晶闸管
1965年MOTOROLA发明树脂双列直插式封装
1966~1967年RCA研制出CMOSIC。
集成电路进入中规模（MSI）时代
1967年发明了STTL电路
1968年贝尔实验室研制出硅栅MOS电路，并出现NMOS集成电路，进入了大规模（LSI）时代
1970年研制成功E/DMOSLSI电路
1974年引入电子束光刻技术
1980年Intel公司推出32位微处理机，集成电路进入VLSI时代
1981年开始引入离子注入调VT值技术
1983年IBM公司研制成功400V高压集成电路技术
1984年美国GE公司研制出新型绝缘栅晶体管IGBT
自80年代后期开始，分立器件走向成熟，纷纷登上应用舞台。
集成电路集成度以每3年翻番的速度向前发展。
1.2半导体器件分类
二、半导体器件基础
2.1构成半导体器件的最基本要素
2.1.1半导体——半导体接触PN结
图2.1给出了不同电压下的PN结能带图
图2.1PN结能带图
φB——是PN结势垒高度或称接触电势差（热平恒时）。
W——是空间电荷区（也称耗尽区，势垒区）宽度
，ND是P区杂质浓度，NA是N区杂质浓度，ni是本征杂质浓度。
PN结上加正偏压VF（即P区加正，N区加负）时，PN结之间电势
降低，少子注入，多子扩散流大于漂移流正向电流随VF呈指数增加。
PN结上加反向偏压时
几乎无电流流动。
当NA《ND时称单边突变结，深扩散一般看成缓变结。
2.1.2金属——半导体接触势垒
图2.2是金属与半导体接触的能带图
图2.2金属——半导体接触能带图
——半导体接触n型硅势垒高度
A1——0.66~0.67V；PtSi——0.85V；PdSi2——0.73V
qVD——半导体能带弯曲高度。
金属——半导体接触类似单边突变结，一般称它为肖特基（SBD）势垒，它的正向通导压降比PN结小0.1~0.2V。
是多子器件，它的反向饱和电流比PN结大得多。
因它属于多子器件，没有少子存贮问题，所以在外加电压改变时，其响应速度快，它的温度系数也比一般PN结好些。
当半导体杂质浓度很高时（>5×1019原子/cm3）就不是整流接触，而是欧姆接触了。
2.1.3金属——氧化物——半导体结构表面势
金属——氧化物——半导体（MOS）结构及其能带图如图2.3所示。
图2.3MOS结构及能带图
称表面势，栅极上加电压VG是加在氧化膜上电压Vox和硅上电势φS之和，即VG=Vox+φS。
φS与硅表面耗尽层宽度W有如下关系
当
时，表面的载流子浓度ns（此处为电子）与体内杂质浓度NA相等，即ns=NA，定义
时，为表面反型电势，此时，表面耗尽层宽度达到最大。
靠静电感应（电荷）控制表面反型层中的电荷量。
2.2制作半导体器件的基础工艺
2.2.1晶片制作
单晶生长——切片——磨片——抛光
控制掺杂类型、杂质浓度，降低含C、O量和位错密度；控制切片厚度、磨片、抛光表面质量。
园片面积规格2英寸（φ5mm），3英寸（φ7.5mm），4英寸（φ10mm），6英寸（φ15mm），8英寸（φ20mm）正在向12英寸发展。
2.2.2氧化技术
硅和氧在高温炉中反应生成热二氧化硅，形成方法有两种，由干氧参与反应称干法氧化。
由水蒸汽参与反应的称湿法氧化。
干法氧化速度慢，但可生成界面能级密度低，固定电荷密度低的二氧化硅薄膜，适于形成薄栅氧化膜（几nm~几十nm）湿法氧化通常用来形成作为器件隔离用的比较厚的隔离二氧化硅膜。
通常采用电炉氧化，随着衬底尺寸的增大，氧化炉由横式向纵式变迁。
2.2.3扩散技术
向半导体中掺杂的方法有扩散法和离子注入法，扩散法是将掺杂气体导入放有硅片的高温炉中，将杂质扩散到硅片内的一种方法。
这种掺杂法特点是适用于同时进行对多枚硅片的掺杂（批量生产），同时容易获得高浓度掺杂。
杂质扩散有两道工序：
预扩散（也称预淀积）和主扩散（也称推进）。
预扩散工序是在硅表面较浅的区域中形成杂质的扩散分布。
主扩散工序是将预扩散形成的扩散分布进一步向深层推进的热处理工序，经过主扩热处理后达到杂质再分布的目的。
2.2.4离子注入
利用电场加速杂质离子，将其注入硅衬底中的方法称为离子注入法。
离子注入法的特点是可以精密地控制扩散法难以得到的低浓度杂质分布。
离子注入法通常是将欲掺入半导体中的杂质在离子源中离子化，然后将通过了质量分析磁极后选定了的离子进行加速，注入基底中去。
杂质的注入量可通过测量基片的电流大小来正确的控制。
注入深度可通过注入能量-加速电压来控制。
离子注入时，通常采用光刻胶和SiO2作掩膜，掩膜的厚度以不使杂质穿透为原则，随着杂质的种类，加速电压的大小及注入量的不同而异。
离子的注入角度通常偏离基片7°左右，以防止发生沟道效应（即离子不与原子碰撞而直接进入基片的深层）。
离子注入后要在800℃~1000℃的高温下进行热处理，以使离子注入时产生的结晶损伤得到恢复。
同时，为了防止硅表面污染，通常要在注入区表面形成薄薄的二氧化硅层，杂质离子透过这层二氧化硅层进行注入。
2.2.5光刻技术
在使用掩模进行光或X线曝光时将掩模图形，或在使用不需要掩模的电子束曝光时，将数据或图形复制在半导体硅片表面的光刻胶上，形成光刻胶像。
目前集成电路制造工艺的主流光刻技术是采用紫外线（包括远紫外线）为光源的光刻技术。
光刻工序包括翻版图形掩模的制备，硅基片表面光刻胶的涂覆、预烘、曝光、显影、后烘、腐蚀以及光刻胶去除等工序。
①光刻胶涂覆
光刻胶的涂覆是用转速和旋转时间可自由设定的甩胶机来进行的。
先用真空吸引法将基片吸在甩胶机的吸盘上，将具有一定粘度的光刻胶滴在基片的表面上，然后以设定的转速和时间甩胶，胶膜厚度由光刻胶粘度和甩胶机的转速来控制。
②预烘
在大约80℃左右烘箱中，在有惰性气体环境下予烘15~30分钟，去除光刻胶中的溶剂。
③曝光
将高压水银灯的g线（波长为436nm），i线（波长为365nm），通过掩模照射到光刻胶上，使光刻胶获得与掩模图形同样的感光图形，根据曝光时掩模和光刻胶之间的位置关系，可分为接触式曝光、接近式曝光和投影曝光。
缩小投影曝光的分弁率最高，适于用精细加工，而且对掩模无损伤。
现在制造集成电路时，主要使用缩小投影曝光技术进行光刻胶的曝光。
缩小投影曝光是将掩模上的图形缩小原图形的1/5~1/10，复制到光刻胶上，这种场合的掩模被称为掩模原版。
④显影
将显影液全面地喷在光刻胶上，或将曝光后的样品浸在显影液中几十秒种，则正型光刻胶的曝光部分（或负型胶的未被曝光部分）被溶解，因而掩模上的器件图形就被复制在光刻胶上。
显影后的图形精度受显影液的浓度，温度以及显影时间的影响。
显影后用纯水进行清洗。
⑤后烘
为了使残存在光刻胶中的有机溶液完全挥发，提高光刻胶和基片的粘接性及光刻胶的耐腐蚀能力。
通常将基片在120℃~200℃的温度下烘干20~30分钟，此工序称为后烘。
⑥腐蚀
经过上述工序之后，以复制到光刻胶上的图形作为掩模，对下层材料进行腐蚀，则器件的图形就复制到下层的材料上。
⑦去除光刻胶
经腐蚀完成图形复制之后，再用剥离液去除光刻胶，完成整个光刻工艺。
集成电路的集成度主要由光刻工艺到底能形成多么细的图形（分辨率、清晰度），以及与其他层的图形有多高的位置吻合精度（套刻精度）来决定的。
因此，为提高光刻精度，除利用性能优良的光刻胶外，还需要有性能良好的曝光系统。
2.2.6腐蚀技术
腐蚀技术是利用化学腐蚀法把材料的某一部分去除掉的技术。
通常是用光刻工艺成形的光刻胶作掩模对下层材料进行腐蚀。
腐蚀技术可分成两类：
一类是湿法——进行化学腐蚀的化学物质是溶液；另一类是干法（一般称为刻蚀）——进行刻蚀的化学物质是气体。
①湿法腐蚀：
用溶液进行湿法腐蚀是各向同性腐蚀，不适于精细化工艺
②干法腐蚀：
分各向同性和各向异性刻蚀两种，采用等离子进行刻蚀是各向同性刻蚀的典型。
精细图形是靠在纵向不断进行刻蚀，而在横向不进行刻蚀，即所谓各向异性很强的干法刻蚀来实现，反应离子刻蚀RIE是这种方法的典型，对不同材料刻蚀，可采用不同刻蚀气体。
2.2.7薄膜沉积技术
半导体器件（特别是集成电路）制造工艺中，采用了各种各样薄膜。
这些薄膜的淀积方法根据其用途不同而不同。
薄膜的厚度通常小于1.2μm，有绝缘介质膜，半导体薄膜、金属薄膜、金属化物薄膜等各种各样薄膜，薄膜淀积法主要有利用化学反应的CVD法以及利用物理现象的PVD。
CVD法中有硅外延生长法、热CVD法和等离子CVD法。
PVD法中有溅射法、真空蒸发法。
①外延生长法：
外延生长法能在单晶衬底上生长出和单晶衬底的原子排列相同的单晶薄膜，也可外延生长出与衬底原子排列不同的异性晶体，常用的外延法有液相外延（LPE）、分子束处延和金属有机化学气相淀积（MOCVD）。
②热CVD法：
热CVD法又可分成常压CVD法（APCVD）和低压CVD法（LP-CVD），如作为栅电极材料的多晶硅就是用常压CVD法，而用来选择氧化隔离时所用的氮化硅薄膜用低压CVD法生成。
热CVD法是使一种或数种物质气体以某种方式激活后在衬底表面处发生化学反应，淀积所需要的薄膜。
如多晶硅、氮化硅、氧化硅、氮氧化硅、磷硅玻璃、硼硅玻璃等。
③等离子CVD：
由等离子活化原子团，可在低温下进行膜淀积，集成电路多层布线间绝缘膜淀积以及金属化后芯片保护膜淀积温度，都要求低于450℃以下温度进行。
等离子CVD就是最好的方法，甚至可在200℃下淀积，等离子氮化硅膜就是很理想的芯片保护膜。
④溅射法和真空蒸发法
溅射是用高速粒子（如氩离子等）撞击固体表面，将固态表面的原子撞击出来，淀积到基片表面上，形成薄膜。
真空蒸发法是在真空中，采用电阻加热，感应加热或电子束等加热法将原料蒸发淀积到基片的一种成膜方法。
溅射法与真空蒸发法相比，台阶部分的被覆性好，可形成大面积的均匀薄膜，可获得和化合物靶材同一成分的薄膜，也可获得绝缘薄膜和高熔点材料薄膜，形成的薄膜和下层材料密接性能好，因而电极和布线用的铝合金（A1-Si，A1-Si-Cu）等大都采用溅射法形成。
三、分立半导体器件
3.1常规半导体器件
3.1.1二极管
图3.1是利用PN结二极管的I-V特性，正向电阻小，电流随电压呈指数增加，反向电阻大，电流很小。
当反向电压很大时电流突然增加，称P-N结击穿。
图3.1二极管结构和特性
PN结外加电压时电流为
外加电压为正时
加反向偏压时
是反向饱和漏电流。
PN结P区和N区杂质浓度都高于1018/cm3时，产生的击穿为隧道击穿（齐纳内容），PN结低浓度侧的杂质浓度小于1018/cm3时，产生的击穿为雪崩击穿。
二极管的种类很多，有的是利用PN结正反向特性。
如：
开关管、整流管。
有的是利用PN结的击穿特性。
如：
电压调整管（稳压管）、电压基准管、瞬变抑制二极管、也有的是利用P-N结电容特性如变容管。
除PN结型二极管外，还有利用金属——半导体接触结构的肖特基二极管，利用金属——氧化硅——半导体结构的MOS二极管等。
3.1.2双极晶体管
图3.2三极管（NPN）结构和特性
图3.2（a）是NPN三极管结构和符号图,发射载流子（这里是电子）的一侧称发射极E，载流子到达的一侧称基极B（若基区是P型，注入的电子为少数载流子），收集电子的区域称收集区。
E-B结处于正向偏置状态，有很多电子从发射区注入基区，而B-C结加反相偏压，有利于收集基区中扩散到C-B边界的电子，集电极电流Ic是发射极电流注入到基区并到达集电极一部分电子形成的电流。
IE=IB+IC
发射极接地时电流放大系数
若令注入效率
传输因子
则
从而，
假设
则
式中DB、NB、WB、AJ分别为基区中电子扩散系数[cm2/s]、基区中杂质浓度（cm-3），基区厚度（cm）、结区面积（cm2）
双极是指两种极性载流子（电子、空灾）都起作用，它是电流控制型器件。
有NPN型和PNP型三极管之分。
3.1.3MOSFET（MOS型场效应晶体管）
图3.3MOSFET结构与特性图
阈值电压
其VFB称平带电压：
式中
栅氧化层厚度
栅氧化层介电常数
QSS——界面能级
SiO2膜中固定电荷
金属——半导体功函数差
当
（线性区）
当
（饱和区）
沟道电导
沟道跨导
式中L——沟道长度
W——沟道宽度
——电子迁移率
MOSEFT是单极型（只有一种载流子——多子）工作，是电压控制器件。
有N沟MOST和P沟MOST之分。
3.1.4JFET（结型场效应晶体管）
图3.4JFET结构与特性
阈值电压：
式中Nsub——衬底杂质浓度
a——沟道宽度的1/2（两结之间距离为沟道宽度）
衬底材料介电常数
VGS>VT,VDS式中
沟道调制系数
当VGS>VT，VDS≥VGS-VT时
特征频率
JFET也是电压控制型多子（单极型）器件
3.2特种半导体器件
3.2.1电力电子器件
电力电子器件种类繁多，至少不下五十种，大致分类如下
（a）肖特基二极管是利用金属——半导体接触势垒机理构成的，普通功率二极管、快速恢复二极管都是采用PN结结构。
（b）比较典型的几个电力电子器件：
晶闸管、VDMOST、IGBT其结构如下：
图3.5晶闸管结构等效电路和特性
图3.6VDMOSFET单元结构及输出特性
图3.7IGBT单元结构，等效电路和I-V特性区
300V以上的IGBT与VDMOST相比同样面积情况下，功耗相差一个量级以上，但IGBT有一个闩锁问题，在高温大电流或外来浪涌时都易发生闭锁问题，在设计和使用上都需要严格考虑。
3.2.2微波器件
由Ge，Si，GaAs等半导体材料制成的工作在微波波段，即波长介于1m和1mm之间的电磁波（频率在300MHZ-300GHZ之间）的半导器件称半导体微波器件。
微波半导体器件种类也很多，各自有不同原理，不同用途，但就其结构组成而言，基本上分三类。
（1）PN结型器件，如变容二极管、隧道二极管、阶跃恢复二极管、PIN二极管、雪崩二极管等。
它们分别用了PN结的电容效应，隧道效应，电荷存贮效应及雪崩击穿特性等理论，双极微波管也属于PN结型器件。
（2）金属——半导体接触器件，包括肖特基势垒二极管，微波场效应管。
（3）体效应器件，如耿氏二极管、限累二极管等，从载流子工作情况来看也有“多子”和“少子”器件之分，如肖特基器件为“多子”器件，变容二极管为“少子”器件。
表3.1是主要微波半导体器件的概况。
表3.1主要微波半导体器件概况
名称
类型
常用材料
工作原理
结构特点
变容二极管
PN结器件
Si,GaAs
PN结非线性电容效应
Ÿ突变结
Ÿ超突变结
Ÿ缓变结
阶跃恢复二极管
PN结器件
Si
PN结电荷贮存效应
Ÿ单边突变结
Ÿ台面型
Ÿ平面型
PIN二极管
PN结器件
Si
利用高阻i层，在正、反向偏压下对p+i结和N+i结注入载流子的存贮和扫除作出所具有的可变电阻特性，实现信号的控制
Ÿ单边突变性
Ÿ台面结
Ÿ平面结
雪崩二极管
PN结器件
Si,GaAs
反向击穿电压所产生的雪崩倍增效应和渡越时间效应相结合以产生负阻特性
Ÿ单边突变结
肖特基势垒二极管
金属——半导体接触多子器件
Si,GaAs
金属——半导体接触的整流效应及非线性电阻特性
Ÿ肖特基势垒
体效应二极管
无结器件
AaAs,lnP
不同能谷间电子转移效应可导致的负阻特性_
Ÿ结构简单，掺杂浓度及厚度一定的_n型层
微波双极管
PN结三端器件
Si
由电流控制的对输入信号的放大作用
Ÿ窄线条，浅扩散
Ÿnpn双结
微波异质结双极晶体管（HBT）
异质PN结三端器件
ALXGa1-xAs/GaAs
InP/InGaAsP
同上
Ÿ宽禁带发射区
Ÿ异质结
ŸNB>NE
微波GaAsMESFET
金属——半导体接触三端器件
GaAs
由电压控制的对输入信号的放大作用
Ÿ台石型
Ÿ平石型
高电子迁移率晶体管（HEMT）
异质结场效应晶体管
ALxGa1-xAs/GaAs
通过由电压控制的高迁移率2DEG浓度和运动的变化，实现对输入信号的控制与放大
Ÿ多层外延
Ÿ异质结
Ÿ台石型
Ÿ平台型
微波半导体器件已广泛应用于微波通信系统，遥控系统，雷达、导航、人造卫星、宇宙飞船、导弹及电子对抗等各个领域。
随着微波半导体器件工作频率的进一步增高，功率容量的增大，噪声的降低，以及效率和可靠性的提高，特别是集成化的实现将会使微波电子系统会发生新的变革。
3.2.3半导体光子器件
半导体光子器件是指光子起重要作用的器件，它分两大类：
一类是利用半导体内光电效应将光能转换成电能的半导体器件。
另一类将电能转换成光能的半导体器件。
表3.2是主要半导体光子器件的情况。
表3.2半导体光子器件概况
名称
材料
工作原理
结构特点
换能器件
太阳电池（光伏电池）
Si,GaAs,InP,多晶硅、非晶硅，硫化镉、硒铟铜、碲化隔
依据光生伏特效应，利用吸收光辐射能量而产生电动势的现象。
ŸPN结型
ŸPIN型
Ÿ肖特基势垒型
Ÿ带反型层MIS型
Ÿ异质结型
探测器件
光敏电阻
Si
多晶Si
利用半导体光电导现象
Ÿ单晶、多晶薄膜
Ÿ真空蒸发薄膜
Ÿ化学沉积薄膜
Ÿ溅射膜
Ÿ烧结成的多晶膜
光敏二极管
Ge
Si
ALGaAs/GaAs
ALGaSb/GaSb
GaInAs/InP
通过光生伏特特性探测光信号
ŸPN结型
ŸPIN型
Ÿ肖特基势垒型
Ÿ异质结型
控制器件
光敏晶体管
Si
也是利用光生伏特现象，光生载流子控制集电极电流放大作用。
Ÿnpn双极晶体管，收集极面积大，反向偏置收集极,基极悬空
光敏场效应晶体管
Si
栅一绝缘层一沟道部分能接收光照射产生光伏效应，调制沟道夹断程度影响漏电流大小。
ŸMOS场效应管结构，栅极加适当负压，工作在耗尽模式
摄像器件
CCD电荷耦合器件
Si
InSb
Pb1-xSnXTe
Hg1-xCdxTe
利用密排的MOS电容阵列，信息电荷包能以可控的方式在半导体衬底上存贮和转移的特性。
ŸSi-SiO2，系统
ŸInSb-SiO2系统
ŸPb1-xSnxTe-SiO2
ŸHg1-xCdxTe-SiO2
发光器件
发光二极管（LED）
Sic
GaAs
Gap
GaAs1-xPx
GaN
PN结注入载流子，自行复合，以光能的形式自发辐射，发射出非相干光，注入式场致发光
ŸPN结
Ÿ异质结
半导体激光器（LD）Laser
GaAs
GaAs-GaALAs
Pbs
PbTe
PbSe
受激辐射，发射相干光，PN结注入一复合一受激辐射发光，要满足如下条件①形成高能粒子数足够大②通过光反馈使受激辐射光子增生，从而产生激光振荡③满足一定阈值条件使光子增益大于光子损耗
ŸPN结
Ÿ异质结
3.2.4半导体敏
升级会员 