数字时钟设计完全数字电路.docx

数字时钟设计完全数字电路.docx

《数字时钟设计完全数字电路.docx》由会员分享，可在线阅读，更多相关《数字时钟设计完全数字电路.docx（13页珍藏版）》请在冰豆网上搜索。

数字时钟设计完全数字电路

物理与电气工程学院课程设计报告

数字时钟设计

姓名　xxx

学号xxx

专　　业09电气工程与其自动化

指导教师　　xxx　　

成绩

日　　期　2011.10.15

基于555的数字时钟显示

Xxx

〔某某师X学院物理与电气工程学院某某某某455000〕

摘要：

数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。

数字钟从原理上讲是一种典型的数字电路，通过555定时器改装的多谐震荡器发出的脉冲频率具有一定的准确性。

在这次设计中对分频器、计数器、、译码器和显示器进展研究编译，并完成了各种器件的编译工作，实现数字钟的功能。

有准确计时，以数字形式显示时、分、秒的时间和校时功能。

秒和校时功能都有一个共同特点就是它们都要用到振荡电路提供的1Hz脉冲信号。

在计时出现误差时电路还可以进展校时和校分，为了使电路简单所设计的电路不具备校秒的功能。

并且要用数码管显示时、分、秒，各位均为两位显示。

关键字：

555定时器；分频器；时间计数器；译码器；数码管；数字时钟

1引言

随着科技的快速开展，数字电子钟在实际生活中的应用越来越广泛，小到普通的电子表，大到航天器等高科技电子产品中的计时设备。

数字钟是一个将“时〞，“分〞,“秒〞显示于人的视觉器官的计时装置。

它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有整点报时附加功能。

因此，一个根本的数字钟电路主要由译码显示器、“时〞，“分〞，“秒〞计数器、报时电路和振荡器组成。

作为自动化的一名学生掌握并能够独立自主设计一个数字电子钟是必要和必须的，既可以加深对课本上理论知识的理解又能锻炼自己的思考和解决问题的能力。

于是，经过查阅许多相关书籍和浏览许多网络资源，我做了这款简单数字电子钟的设计。

2方案论证

2.1原理设计和功能描述

2.1.1数字计时器的设计思想

要想构成数字钟，首先应选择一个脉冲源——能自动地产生稳定的标准时间脉冲信号。

而脉冲源产生的脉冲信号地频率较高，因此，需要进展分频，使得高频脉冲信号变成适合于计时的低频脉冲信号，即“秒脉冲信号〞〔频率为1Hz〕。

经过分频器输出的秒脉冲信号到计数器中进展计数。

由于计时的规律是：

60秒=1分，60分=1小时，24小时=1天，就需要分别设计60进制，12进制计数器，并发出驱动信号。

各计数器输出信号经译码器、驱动器到数字显示器，是“时〞、“分〞、“秒〞得以数字显示出来。

2.1.2数字电子钟总体框架图

图1框架图

2.2单元电路的设计

2.2.1振荡电路

数字电路中的时钟是由振荡器产生的，振荡器是数字钟的核心。

振荡器的稳定度与频率的精度决定了数字钟计时的准确程度，一般来说，振荡器的频率越高，计时精度越高。

方案一:

石英晶振

因为想到要使产生的脉冲较稳定，我们首先想到了使用石英晶振电路，即采用37267Hz晶体震荡器，电路图如图2：

图2石英晶振

工作原理：

由晶体振荡器产生37268Hz的1KHz的脉冲经集成块CD4060分频后变为10Hz脉冲，再经74LS160计数器分频得到了所需要的1Hz稳定脉冲。

方案二：

555定时器

其中R2=2kΩ,R5=kΩ,C3=100nF,C4=10nF,R6为电位器

根据f=1/[*（R2+R6+2*R5）*C

振荡电路由555构成的自激多谐振荡器直接产生1000Hz时钟脉冲频率。

图3555定时器

注:

电路中R6为一可调电阻，我们可以通过调节R6的阻值获得所需的1000Hz的秒脉冲，采用分频电路来得到1HZ的秒脉冲。

方案选择：

刚开始的时候觉得用石英晶振比拟准确，希望设计更好，虽然使用石英晶振产生频率稳定，但是电路图很复杂，而且37268晶体振荡器中阻值要求10MHz以上，还需要分频电路。

而555定时器是我们数字电路根底中刚学的，对它的用法也很熟悉，并且可以由555构成自激多谐振荡器通过调节电阻直接产生1000Hz的脉冲，然后经过分频器得到1HZ的秒脉冲，经过自己的慎重考虑，最终选用555，舍弃了之前的晶振方案。

2.2.2计数电路

数字钟的计数电路是用两个六十进制计数电路和一个十二进制计数电路实现的。

数字钟的计数电路的设计可以用反应清零法。

当计数器正常计数时，反应门不起作用，只有当进位脉冲到来时，反应信号将计数电路清零，实现相应模的循环计数。

以六十进制为例，当计数器从00，01，02，……，59计数时，反应门不起作用，只有当第60个秒脉冲到来时，反应信号随即将计数电路清零，实现模为60的循环计数。

在计数局部我们同样采用了两种方案，分别是使用74ls160和74ls90，74LS191,74LS74.以下是对两种芯片连接成60进制计数器和12进制计数器的介绍。

方案一：

数字钟的计数电路是用两个六十进制计数电路和一个十二进制计数电路实现的，但是考虑到对74LS90比拟熟悉，觉得用两个74LS90来分别控制秒和分的十位和个位。

个位采用十进制，十位采用六进制就能完美解决六十进制的秒计数。

然后再用74ls191和74ls74来分别控制时的个位和十位。

图490十进制计数器

方案二：

采用74LS160分别连成60进制计数器和24进制计数器

图560进制计数器

图624进制计数器

计数局部方案选择：

因为对74ls90用法很熟悉，但是其最大是十进制，所以我们通过把时分秒的十位和个位分开来分别计数。

想法很有新意，虽然比其他的电路多了芯片，但是原理很简单。

所以就选用74LS90和74ls191，74ls74来作为计数器。

2.2.3译码与显示电路

图7

译码是编码的相反过程，译码器是将输入的二进制代码翻译成相应的输出信号以表示编码时所赋予原意的电路。

常用的集成译码器有二进制译码器、74ls48制译码器和BCD—7段译码器、显示模块用来显示计时模块输出的结果。

译码器是一个多输入、多输出的组合逻辑电路。

它的工作是把给定的代码进展“翻译〞，变成相应的状态，使输出通道中相应的一路有信号输出。

译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数字分配，存储器寻址和组合控制信号等。

译码器可以分为通用译码器和显示译码器两大类。

在电路中用的译码器是共阳极译码器74LS48用74LS48输入的8421BCD码ABCD译成七段输出a-g，再由七段数码管显示相应的数。

图8

在此电路图中所用的显示器是共阴极形式，阴极必须接地。

图9显示器

校时电路

数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。

用与或非门实现的时或分校时电路，校正信号可直接取自分频器产生的1HZ信号；输出端如此与分或时个位计时输入端相连。

当开关不动时，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态；当开关按下时，情况正好与上述相反，这时校时电路处于校时状态。

图10

3电路原理图，PCB图和实物调试

图11

图12

图13

图14

图15

本数字电子钟的设计是由振荡器、分频器、计数器、译码器、显示器所组成。

但本设计电路的缺点是：

没有整点报时电路，即据该方案进展生产得到的产品并无报时功能。

该设计方案的优点是：

采用时间计时，直接将时间以数字形式表现出来、准确度较高、走时稳定、使用方便。

本设计采用有集成电路定时器555与RC组成的多谐振荡器组成，由它得到高频信号；再将此信号传至由3片中规模集成电路计数器74LS90相串联得到的分频器中，从而得到我们计时所需要的秒信号〔频率为1Hz的秒信号〕；之后再将该信号传至计数器，计数器计数的准确性直接影响数字表的准确，且计数器局部是我们《电子技术》课程学习的重点，计数器包括两局部，即12进制计数和60进制计数，本设计12进制计数采用74LS191和74LS74共同来实现，60进制采用两片74LS90分别控制个位和十位来实现；经过准确计数后，再将信号传至译码器，由于我对74LS48的用法非常熟悉，所以就选用它作译码器来进展对来自计数器信号的译码；最后将时间以数字形式表现在显示器上，显示器由七段发光二极管采用共阴极接法组成。

4结论

通过这次对数字电子钟的课程设计，我觉着最大的收获就是增强了自己独立收集资料的能力，锻炼了自己独立思考、独立解决问题的能力。

虽然我们至此已经完成了电子技术课程〔模电局部和数电局部〕的学习，但在本次课设的实际应用当中仍然遇到了很多未曾想到的问题。

实际操作是我们的目的，而理论知识是我们实际操作的根底，这使我更加体会到了理论联系实际的重要性，同时也增加了自己解决实际问题的能力，对独立设计电路的过程、对各个分块电路的工作原理和功能的实现过程都有了更加清楚的了解。

同时对所学到的理论知识有了更近一部的理解〔尤其是计数器局部〕。

此外，通过这次的课程设计，使得我对word等应用软件的应用能力有了更进一步的提高，为以后的工作和日常生活中的应用打下了结实的根底。

参考文献

1阎石，数字电子技术根底，第四版，：

高等教育，1998；

2谢自美，电子线路设计*实验*测试，第三版，某某：

华中科技大学，2006；