软件设计师计算机组成与体系结构.docx

软件设计师计算机组成与体系结构.docx

《软件设计师计算机组成与体系结构.docx》由会员分享，可在线阅读，更多相关《软件设计师计算机组成与体系结构.docx（23页珍藏版）》请在冰豆网上搜索。

软件设计师计算机组成与体系结构

[模拟]软件设计师计算机组成与体系结构

选择题

第1题：

阵列处理机属于______计算机。

A.SISD

B.SIMD

C.MISD

D.MIMD

参考答案：

B

第2题：

采用______不能将多个处理机互连构成多处理机系统。

A.STD总线

B.交叉开关

C.PCI总线

D.Centronic总线

参考答案：

C

每一条指令都可以分解为取指、分析和执行3步。

已知取指时间t_取指=5△t，分析时间t_分析=2△t，执行时间t_执行=5△t。

如果按顺序方式从头到尾执行完500条指令需（3） △t；如果按照[执行]k、[分析]k+1、[取指]k+2重叠的流水线方式执行指令，从头到尾执行完500条指令需（4） △t。

第3题：

A.5590

B.5595

C.6000

D.6007

参考答案：

C

第4题：

A.2492

B.2500

C.2510

D.2515

参考答案：

C

第5题：

两个同符号的数相加或异符号的数相减，所得结果的符号位SF和进位标志CF进行______运算为1时，表示运算的结果产生溢出。

A.与

B.或

C.与非

D.异或

参考答案：

D

高速缓存Cache与主存间采用全相联地址映像方式，高速缓存的容量为4MB，分为4块，每块1MB，主存容量为256MB。

若主存读写时间为30ns，高速缓存的读写时间为3ns，平均读写时间为3.27ns，则该高速缓存的命中率为（6）%。

若地址变换表如表8-1所示，则主存地址为8888888H时，高速缓存地址为（7）H。

第6题：

A.90

B.95

C.97

D.99

参考答案：

D

第7题：

A.488888

B.388888

C.288888

D.188888

参考答案：

D

第8题：

某指令流水线由5段组成，各段所需要的时间如图8-1所示。

连续输入10条指令时的吞吐率为______。

A.10/70△t

B.10/49△t

C.10/35△t

D.10/30△t

参考答案：

C

第9题：

若内存按字节编址，用存储容量为32k×8比特的存储器芯片构成地址编号为A0000H～DFFFFH的内存空间，则至少需要______片。

A.4

B.6

C.8

D.10

参考答案：

C

第10题：

设指令由取指、分析、执行3个子部件完成，每个子部件的工作周期均为△t。

采用常规标量单流水线处理机，若连续执行10条指令，则共需时间______△t。

A.8

B.10

C.12

D.14

参考答案：

C

某计算机的时钟频率为400MHz，测试该计算机的程序使用4种类型的指令。

每种指令的数量及所需指令时钟数（CPI）如表8-2所示，则该计算机的指令平均时钟数约为（11） ；该计算机的运算速度约为（12）MIPS。

第11题：

A.1.85

B.1.93

C.2.36

D.3.75

参考答案：

B

第12题：

A.106.7

B.169.5

C.207.3

D.216.2

参考答案：

C

第13题：

某计算机指令字长为16位，指令有双操作数、单操作数和无操作数3种格式，每个操作数字段均用6位二进制数表示，该指令系统共有m条（m＜16）双操作数指令，并存在无操作数指令。

若采用扩展操作码技术，那么最多还可设计出______条单操作数指令。

A.26

B.（24-m）×26-1

C.（24-m）×26

D.（24-m）×（26-1）

参考答案：

B

第14题：

______不属于计算机控制器中的部件。

A.指令寄存器（IR）

B.程序计数器（PC）

C.算术逻辑单元（ALU）

D.程序状态字寄存器（PSW）

参考答案：

C

第15题：

在CPU与主存之间设置高速缓冲存储器Cache，其目的是______。

A.扩大主存的存储容量

B.提高CPU对主存的访问效率

C.既扩大主存容量又提高存取速度

D.提高外存储器的速度

参考答案：

B

第16题：

下面的描述中，______不是RISC设计应遵循的设计原则。

A.指令条数应少一些

B.寻址方式尽可能少

C.采用变长指令，功能复杂的指令长度长而简单指令长度短

D.设计尽可能多的通用寄存器

参考答案：

C

第17题：

指令流水线将一条指令的执行过程分为4步，其中第1、2和4步的经过时间为△t，如图8-2所示。

若该流水线顺序执行50条指令共用153△t，并且不考虑相关问题，则该流水线的瓶颈第3步的时间为______△t。

A.2

B.3

C.4

D.5

参考答案：

B

第18题：

系统响应时间和作业吞吐量是衡量计算机系统性能的重要指标。

对于一个持续处理业务的系统而言，其______。

A.响应时间越短，作业吞吐量越小

B.响应时间越短，作业吞吐量越大

C.响应时间越长，作业吞吐量越大

D.响应时间不会影响作业吞吐量

参考答案：

B

在指令系统的各种寻址方式中，获取操作数最快的方式是（19） 。

若操作数的地址包含在指令中，则属于（20） 方式。

第19题：

A.直接寻址

B.立即寻址

C.寄存器寻址

D.间接寻址

参考答案：

B

第20题：

A.直接寻址

B.立即寻址

C.寄存器寻址

D.间接寻址

参考答案：

A

第21题：

系统响应时间和作业吞吐量是衡量计算机系统性能的重要指标。

对于一个持续处理业务的系统而言，______，表明其性能越好。

A.响应时间越短，作业吞吐量越小

B.响应时间越短，作业吞吐量越大

C.响应时间越长，作业吞吐量越大

D.响应时间不会影响作业吞吐量

参考答案：

B

若每一条指令都可以分解为取指、分析和执行3步。

已知取指时间t_取指=4△t，分析时间t_分析=3△t，执行时间t_执行=5△t。

如果按串行方式执行完100条指令需要（22） △t；如果按照流水方式执行，执行完100条指令需要（23） △t。

第22题：

A.1190

B.1195

C.1200

D.1205

参考答案：

C

第23题：

A.504

B.507

C.508

D.510

参考答案：

B

第24题：

若内存地址区间为4000H～43FFH，每个存储单元可存储16位二进制数，该内存区域用4片存储器芯片构成，则构成该内存所用的存储器芯片的容量是______。

A.512×16bit

B.256×8bit

C.256×16bit

D.1024×8bit

参考答案：

C

第25题：

在计算机体系结构中，CPU内部包括程序计数器（PC）、存储器数据寄存器（MDR）、指令寄存器（IR）和存储器地址寄存器（MAR）等。

若CPU要执行的指令为：

MOVR0，#100（即将数值100传送到寄存器R0中），则CPU首先要完成的操作是______。

A.100→R0

B.100→MDR

C.PC→MAR

D.PC→IR

参考答案：

C

第26题：

现有4级指令流水线，分别完成取指、取数、运算、传送结果4步操作。

若完成上述操作的时间依次为9ns、10ns、6ns、8ns，则流水线的操作周期应设计为______ns。

A.6

B.8

C.9

D.10

参考答案：

D

第27题：

内存按字节编址，地址从90000H到CFFFFH，若用存储容量为16k×8bit的存储器芯片构成该内存，至少需要______片。

A.2

B.4

C.8

D.16

参考答案：

D

第28题：

CPU中的数据总线宽度会影响______。

A.内存容量的大小

B.系统的运算速度

C.指令系统的指令数量

D.寄存器的宽度

参考答案：

B

第29题：

利用高速通信网络将多台高性能工作站或微型机互连构成机群系统，其系统结构形式属于______计算机。

A.单指令流单数据流（SISD）

B.多指令流单数据流（MISD）

C.单指令流多数据流（SIMD）

D.多指令流多数据流（MIMD）

参考答案：

D

第30题：

内存采用段式存储管理有许多优点，但“______”不是其优点。

A.分段是信息的逻辑单位，用户不可见

B.各段程序的修改互不影响

C.地址变换速度快，内存碎片少

D.便于多道程序共享主存的某些段

参考答案：

C

第31题：

计算机内存一般分为静态数据区、代码区、栈区和堆区，若某指令的操作数之一采用立即数寻址方式，则该操作数位于______。

A.静态数据区

B.代码区

C.栈区

D.堆区

参考答案：

B

第32题：

计算机在进行浮点数的相加（减）运算之前先进行对阶操作，若x的阶码大于y的阶码，则应将______。

A.x的阶码缩小至与y的阶码相同，且使x的尾数部分进行算术左移

B.x的阶码缩小至与y的阶码相同，且使x的尾数部分进行算术右移

C.y的阶码扩大至与x的阶码相同，且使y的尾数部分进行算术左移

D.y的阶码扩大至与x的阶码相同，且使y的尾数部分进行算术右移

参考答案：

D

第33题：

在CPU中，______可用于传送和暂存用户数据，为ALU执行算术逻辑运算提供工作区。

A.程序计数器

B.累加寄存器

C.程序状态寄存器

D.地址寄存器

参考答案：

B

第34题：

下面关于在I/O设备与主机间交换数据的叙述，______是错误的。

A.在中断方式下，CPU需要执行程序来实现数据传送任务

B.在中断方式和DMA方式下，CPU与I/O设备都可同步工作

C.在中断方式和DMA方式中，快速I/O设备更适合采用中断方式传递数据

D.若同时接到DMA请求和中断请求，CPU优先响应DMA请求

参考答案：

C

第35题：

下面关于校验方法的叙述，______是正确的。

A.采用奇偶校验可检测数据传输过程中出现一位数据错误的位置并加以纠正

B.采用海明校验可检测数据传输过程中出现一位数据错误的位置并加以纠正

C.采用海明校验，校验码的长度和位置可随机设定

D.采用CRC校验，需要将校验码分散开并插入数据的指定位置中

参考答案：

B

第36题：

Cache用于存放主存数据的部分拷贝，主存单元地址与Cache单元地址之间的转换工作由______完成。

A.硬件

B.软件

C.用户

D.程序员

参考答案：

A

第37题：

海明校验码是在n个数据位之外增设k个校验位，从而形成一个k+n位的新的码字，使新的码字的码距比较均匀地拉大。

n与k的关系是______。

A.2k-1≥n+k

B.2n-1≤n+k

C.n=k

D.n-1≤k

参考答案：

A

第38题：

假设某硬盘由5个盘片构成（共有8个记录面），盘面有效记录区域的外直径为30cm，内直径为10cm，记录位密度为250位/mm，磁道密度为16道/mm，每磁道分16个扇区，每扇区512字节，则该硬盘的格式化容量约为______MB。

A.

B.

C.

D.

参考答案：

B

第39题：

______是指按内容访问的存储器。

A.虚拟存储器

B.相联存储器

C.高速缓存（Cache）

D.随机访问存储器

参考答案：

B

第40题：

处理机主要由处理器、存储器和总线组成，总线包括______。

A.数据总线、地址总线、控制总线

B.并行总线、串行总线、逻辑总线

C.单工总线、双工总线、外部总线

D.逻辑总线、物理总线、内部总线

参考答案：

A

第41题：

计算机中常采用原码、反码、补码和移码表示数据，其中，±0编码相同的是______。

A.原码和补码

B.反码和补码

C.补码和移码

D.原码和移码

参考答案：

C

第42题：

某指令流水线由5段组成，第1、3、5段所需时间为△t，第2、4段所需时间分别为3△t、2△t，如图8-3所示，那么连续输入n条指令时的吞吐率（单位时间内执行的指令个数）TP为______。

A.

B.

C.

D.

参考答案：

B

第43题：

以下关于CPU的叙述中，错误的是______。

A.CPU产生每条指令的操作信号并将操作信号送往相应的部件进行控制

B.程序计数器PC除了存放指令地址，也可以临时存储算术/逻辑运算结果

C.CPU中的控制器决定计算机运行过程的自动化

D.指令译码器是CPU控制器中的部件

参考答案：

B

第44题：

以下关于CISC（ComplexInstructionSetComputer，复杂指令集计算机）和RISC（ReducedInstructionSetComputer，精简指令集计算机）的叙述中，错误的是______。

A.在CISC中，其复杂指令都采用硬布线逻辑来执行

B.采用CISC技术的CPU，其芯片设计复杂度更高

C.在RISC中，更适合采用硬布线逻辑执行指令

D.采用RISC技术，指令系统中的指令种类和寻址方式更少

参考答案：

A

浮点数的一般表示形式为N=2E×F，其中E为阶码，F为尾数。

以下关于浮点表示的叙述中，错误的是（45） 。

两个浮点数进行相加运算，应首先（46） 。

第45题：

A.阶码的长度决定浮点数表示的范围，尾数的长度决定浮点表示的精度

B.工业标准IEEE754浮点数数格式中阶码采用移码表示，尾数采用原码表示

C.规格化指的是阶码采用移码表示，尾数采用补码表示

D.规格化表示要求将尾数的绝对值限定在区间[0.5，1）

参考答案：

C

第46题：

A.将较大的数进行规格化处理

B.将较小的数进行规格化处理

C.将这两个数的尾数相加

D.统一这两个数的阶码

参考答案：

D

第47题：

以下关于校验码的叙述中，正确的是______。

A.海明码利用多组数位的奇偶性来检错和纠错

B.海明码的码距必须大于等于1

C.循环冗余校验码具有很强的检错和纠错能力

D.循环冗余校验码的码距必定为1

参考答案：

A

第48题：

以下关于Cache的叙述中，正确的是______。

A.在容量确定的情况下，替换算法的时间复杂度是影响Cache命中率的关键因素

B.Cache的设计思想是在合理成本下提高命中率

C.Cache的设计目标是容量尽可能与主存容量相等

D.CPU中的Cache容量应大于CPU之外的Cache容量

参考答案：

B

第49题：

为实现程序指令的顺序执行，CPU______中的值将自动加1。

A.指令寄存器（OR）

B.程序计数器（PC）

C.地址寄存器（AR）

D.指令译码器（ID）

参考答案：

B

第50题：

以下关于计算机系统中断概念的叙述中，正确的是______。

A.由I/O设备提出的中断请求和电源掉电都是可屏蔽中断

B.由I/O设备提出的中断请求和电源掉电都是不可屏蔽中断

C.由I/O设备提出的中断请求是可屏蔽中断，电源掉电是不可屏蔽中断

D.由I/O设备提出的中断请求是不可屏蔽中断，电源掉电是可屏蔽中断

参考答案：

C

第51题：

计算机中的浮点数由3部分组成：

符号位S，指数部分E（称为阶码）和尾数部分M。

在总长度固定的情况下，增加E的位数、减少M的位数可以______。

A.扩大可表示的数的范围同时降低精度

B.扩大可表示的数的范围同时提高精度

C.减小可表示的数的范围同时降低精度

D.减小可表示的数的范围同时提高精度

参考答案：

A

第52题：

计算机指令一般包括操作码和地址码两部分，为分析执行一条指令，其______。

A.操作码应存入指令寄存器（IR），地址码应存入程序计数器（PC）

B.操作码应存入程序计数器（PC），地址码应存入指令寄存器（IR）

C.操作码和地址码都应存入指令寄存器（IR）

D.操作码和地址码都应存入程序计数器（PC）

参考答案：

C

第53题：

关于64位和32位微处理器，不能以2倍关系描述的是______。

A.通用寄存器的位数

B.数据总线的宽度

C.运算速度

D.能同时进行运算的位数

参考答案：

C

第54题：

在输入输出控制方法中，采用______可以使得设备与主存间的数据块传送无须CPU干预。

A.程序控制输入输出

B.中断

C.DMA

D.总线控制

参考答案：

C

第55题：

若某计算机采用8位整数补码表示数据，则运算______将产生溢出。

A.-127+1

B.-127-1

C.127+1

D.127-1

参考答案：

C

第56题：

若内存容量为4GB，字长为32，则______。

A.地址总线和数据总线的宽度都为32

B.地址总线的宽度为30，数据总线的宽度为32

C.地址总线的宽度为30，数据总线的宽度为8

D.地址总线的宽度为32，数据总线的宽度为8

参考答案：

A

第57题：

设用2k×4位的存储器芯片组成16k×8位的存储器（地址单元为0000H～3FFFH，每个芯片的地址空间连续），则地址单元081FH所在芯片的最小地址编号为______。

A.0000H

B.0800H

C.2000H

D.2800H

参考答案：

B

第58题：

编写汇编语言程序时，下列寄存器中程序员可访问的是______。

A.程序计数器（PC）

B.指令寄存器（IR）

C.存储器数据寄存器（MDR）

D.存储器地址寄存器（MAR）

参考答案：

A

第59题：

在正常情况下，操作系统对保存有大量有用数据的硬盘进行______操作时，不会清除有用数据。

A.磁盘分区和格式化

B.磁盘格式化和碎片整理

C.磁盘清理和碎片整理

D.磁盘分区和磁盘清理

参考答案：

C

第60题：

在CPU中用于跟踪指令地址的寄存器是______。

A.存储器地址寄存器（MAR）

B.存储器数据寄存器（MDR）

C.程序计数器（PC）

D.指令寄存器（IR）

参考答案：

C

第61题：

指令系统中采用不同寻址方式的目的是______。

A.提高从内存获取数据的速度

B.提高从外存获取数据的速度

C.降低操作码的译码难度

D.扩大寻址空间并提高编程灵活性

参考答案：

D

第62题：

在计算机系统中采用总线结构，便于实现系统的积木化构造，同时可以______。

A.提高数据传输速度

B.提高数据传输量

C.减少信息传输线的数量

D.减少指令系统的复杂性

参考答案：

C

第63题：

原码表示法和补码表示法是计算机中用于表示数据的两种编码方法，在计算机系统中常采用补码来表示和运算数据，原因是采用补码可以______。

A.保证运算过程与手工运算方法保持一致

B.简化计算机运算部件的设计

C.提高数据的运算速度

D.提高数据的运算精度

参考答案：

B