循环彩灯电路设计报告讲解.docx
《循环彩灯电路设计报告讲解.docx》由会员分享，可在线阅读，更多相关《循环彩灯电路设计报告讲解.docx（15页珍藏版）》请在冰豆网上搜索。
循环彩灯电路设计报告讲解
《数字电子技术基础》
课程设计报告
设计题目：
彩灯循环控制器的设计
专业：
班级：
姓名：
学号：
指导教师:
设计日期：
2014年6月
课程设计评审意见
（1）设计阶段（30分）——硬件电路运行情况
优（ ）、良（ ）、中（ ）、一般（ ）、差（ ）；
（2）报告（60分）——对于课程设计报告撰写的整体评价
优（ ）、良（ ）、中（ ）、一般（ ）、差（ ）；
（3）平时表现（10分）——课程设计过程中的表现
优（ ）、良（ ）、中（ ）、一般（ ）、差（ ）；
总评分数：
优（ ）能很好地完成数字电子课程设计的任务，制作的电路板达到设计要求，课程设计报告能对设计内容进行全面、系统的总结，并能运用学过的数字电子技术理论知识对某些问题加以分析。
态度端正，课程设计期间无违纪行为。
良（ ）能较好地完成数字电子课程设计的任务，制作的电路板达到设计要求，课程设计报告能对设计内容进行比较全面、系统的总结。
考核时能较圆满地回答老师提出的问题，态度端正，课程设计期间无违纪行为。
中（ ）能够独立完成课程设计的任务，制作的电路板达到规定的主要要求，课程设计报告能对设计内容进行比较全面的总结，在考核时能正确地回答主要问题，态度端正，课程设计时无违纪行为。
一般（ ）课程设计过程中态度基本端正，能够完成课程设计的任务，提交电路板，能够完成报告，内容基本正确；但不够完整、系统，考核中能回答主要问题。
差（ ）课程设计过程中表现不佳，未能完成课程设计要求的内容。
评阅人：
2014年6月25日
注：
优（90－100分）、良（80－89分）、中（70－79分）、一般（60－69分）、差（60分以下）
1.2.3花型演示功能设计...............................................3
附录.........................................................................12
引言
现在绝大多数的彩灯控制电路都是用数字电路来实现的，例如，用中规模集成电路实现的彩灯控制电路主要用计数器，译码器，分配器和移位寄存器等集成。
本次设计的彩灯控制电路就是用寄存器、计数器和译码器等来实现，其特点是用发光二极管显示，显示循环为：
（1）彩灯自上到下渐亮至全亮
（2）彩灯自上到下渐灭至全灭（3）彩灯自下到上渐亮至全亮（4）彩灯自下到上渐灭至全灭（5）彩灯全亮。
（6）彩灯全灭。
发光二极管的亮灭由移位寄存器的输出高低电平来控制，不同图案从左到右或从右到左的变化可用移位寄存器的左移、右移功能，全亮或全灭可由移位寄存器的并入功能实现。
8种彩色图案的转换由计数器的8种状态控制。
通过本次课程设计既可以提高我们的动手能力和实际分析问题能力，还有助于我们加深对数字电路的认识和了解，进一步激发学习的兴趣，为后续学习打下坚实基础。
第一部分：
设计方案设计
1.1方案选择：
图1
（1）脉冲产生电路：
选用NE555定时器组成的多谐振荡器可以产生所需频率的脉冲。
（2）循环控制电路：
由两片74LS194实现，每一片芯片能实现4位输出的左移、右移、清零和全亮，两片芯片就能对8组彩灯进行控制，全亮由高电平置数实现。
1.2功能设计及分析
1.2.1时钟信号功能设计
图2
用NE555构成一个多谐振荡器，让其产生脉冲，工作原理是：
接通电源后，若OUT是高电平，则555内部的放电管T截止，电容C充电，充电回路是Vcc——R9——R10——C1——GND，Vc按指数规律上升。
当Vc上升到2/3Vcc时，输出OUT翻转为低电平，T导通，电容C放电，放电回路C1——R10——T——GND，Vc按指数规律下降，降到1/3Vcc时，输出OUT翻转为高电平，放电管T截止，C再次充电，如此循环，产生脉冲。
1.2.2花型控制功能设计
图3
控制部分由两个四位二进制计数器74LS161级联起来，作为计数模块，其中一片161作为低位，当其计数满进位时产生脉冲使高位161开始计数，将地位161的进位端在高位的使能端，便能将两片161级联。
1.2.3花型演示功能设计
图4
针对本次设计只有8节拍的花型，所以两片194不用级联就可以实现所要求的功能。
1.3原理图总图及说明
图5
本次设计是由二片移位寄存器194实现。
其八个输出信号端连接八个发光二极管，用其输出信号控制发光二级管的亮灭实现花型演示。
而花型之间的变化通过花型控制电路的输出即161级联的计数器出控制（它们由同一个CP脉冲控制）。
移存器输出状态编码表如下:
彩灯
花型1
花型2
花型3
花型4
花型5
花型6
1
10000000
01111111
00000001
11111110
11111111
00000000
2
11000000
00111111
00000011
11111100
11111111
00000000
3
11100000
00011111
00000111
11111000
11111111
00000000
4
11110000
00001111
00001111
11110000
11111111
00000000
5
11111000
00000111
00011111
11100000
11111111
00000000
6
11111100
00000011
00111111
11000000
11111111
00000000
7
11111110
00000001
01111111
10000000
11111111
00000000
8
11111111
00000000
11111111
00000000
11111111
00000000
由以上元器件的所示的芯片构成原理图，通过NE555振荡器产生的时钟脉冲信号，再通过具有同步加法计数74LS161产生分频，再经过控制电路输入到74LS194组成的移位寄存器中通过控制发光二极管来显示设计所需要的要求。
第二部分：
硬件调试总结
2.1元器件清单及说明
元器件清单
元件名称
数量
NE555
1
74LS161
2
74LS194
2
74LS04
1
74LS08
1
74LS32
1
10uF电解电容
1
104电容
1
1K电阻
8
10K电阻
1
104电位器
1
发光二极管
8
万用板
1
导线
若干
（1）NE555芯片:
图6
引脚说明:
1脚（GND）是地端；
2脚（TR）称触发端，是下比较器的输入； 3脚（Vo）是输出端，它有O和1两种状态， 由输入端所加的电平决定；
4脚（MR）是复位端，加上低电平时可使输出为低电平；
5脚（Vc）是控制电压端,可用它改变上下触发电平值；
6脚（TH）称阈值端，是上比较器的输入；
7脚（DIS）是放电端，它是内部放电管的输出，有悬空和接地两种状态， 也是由输入端的状态决定； 8脚（Vcc）是电源端，
特点：
1 只需简单的电阻器、电容器，即可完成特定的振荡延时作用。
其延时范围极广，可由几微秒至几小时之久。
2 它的操作电源电压范围极大，可与TTL，CMOS等逻辑电路配合，也就是它的输出准位及输入触发准位，均能与这些逻辑系列的高、低态组合。
3 其输出端的供给电流大，可直接推动多种自动控制的负载。
4 它的计时精确度高、温度稳定度佳，且价格便宜。
（2）74LS161芯片：
图7
引脚说明：
PCO 进位输出端
CLOCK 时钟输入端（上升沿有效）
CLEAR 异步清除输入端（低电平有效）
ENP 计数控制端
ENT 计数控制端
ABCD 并行数据输入端
LOAD 同步并行置入控制端（低电平有效）
QA －QD 输出端
功能：
161的清除端是异步的。
当清除端CLR为低电平时，不管时钟端CLK状态如何，即可完成清除功能。
161的预置是同步的。
当置入控制器LD为低电平时，在CLK上升沿作用下，输出端Q0－Q3与数据输入端P0－P3相一致。
对于54/74LS161，当CLK由低至高跳变或跳变前，如果计数控制端ENP、ENT为高电平，则LOAD应避免由低至高电平的跳变，而54/74LS161无此种限制。
161的计数是同步的，靠CLK同时加在四个触发器上而实现的。
当ENP、ENT均为高电平时，在CLK上升沿作用下Q0－Q3同时变化，从而消除了异步计数器中出现的计数尖峰。
对于54/74LS161，只有当CLK为高电平时，ENP、ENT才允许由高至低电平的跳变，而54/74LS161的ENP、ENT跳变与CLK无关。
161有超前进位功能。
当计数溢出时，进位输出端（RCO）输出一个高电平脉冲，其宽度为Q0的高电平部分。
在不外加门电路的情况下，可级联成N位同步计数器。
对于54/74LS161，在CLK出现前，即使ENP、ENT、CLR发生变化，电路的功能也不受影响。
（3）74LS194芯片：
图8
引脚说明：
CLK时钟输入端
MR清除端（低电平有效）
A-D并行数据输入端
DSL左移串行数据输入端
DSR右移串行数据输入端
S0、S1工作方式控制端
QA －QD输出端
功能：
当清除端（MR）为低电平时，输出端（QA－QD）均为低电平。
当工作方式控制端（S0、S1）均为高电平时，在时钟（CLK）上升沿作用下，并行数据（A－D）被送入相应的输出端QA－QD。
此时串行数据（DSR、DSL）被禁止。
当S0为高电平、S1为低电平时，在CLOCK上升沿作用下进行右移操作，数据由DSR送入。
当S0为低电平、S1为高电平时，在CLOCK上升沿作用下进行操作，数据由DSR入。
当S0和S1均为低电平时，CLOCK被禁止。
对于54/74LS194，只有当CLK为高电平时S0和S1才可改变。
（4）74LS04芯片：
图9
引脚说明：
1A－6A输入端
1Q－6Q输出端
功能：
74LS04是内含6组相同的反相器。
即1A输入高电平，1Y输出低电平。
（5）74LS08芯片：
图10
引脚说明：
1A－4Ａ、１Ｂ－４Ｂ 输入端
１Ｙ－４Ｙ 输出端
功能:
74LS08芯片内有共四路二个输入端的与门，能实现电路的与运算。
（6）74LS32芯片：
图11
引脚说明：
1A－4Ａ、１Ｂ－４Ｂ 输入端
１Ｙ－４Ｙ 输出端
功能：
74LS32芯片内有共四路二输入端的或门，能实现电路的或运算。
2.2硬件调试
调试步骤：
（1）检查电路
对照电路图认真检查电路，首先查看电源是否接错或与地短接，然后检查各芯片是否安装牢固，最后对照电路图认真查看各芯片的管脚是否接错、漏接或出现多接线的现象。
（2）接通电源观察
在做好第一步的基础上进行下一步。
接通电源，如果出现异常现象立即关闭电源，按第一步重新检查电路对出现事故的电路部分进行着重的检查，直至发现并排除错误。
（3）工作开关断开的情况下的调试
当第二步完成后，在断开开关的情况下用一个发光二极管检测脉冲信号的输出，各芯片的初始输出是否正确，如果存在问题，查找出原因并解决。
（4）工作开关闭合的情况下的调试
闭合工作开关，观察显示结果是否正确，如果存在问题继续调试。
调试结束后观察调试后的结果是否符合设计要求。
调试结果：
第一次的调试的结果四种功能不是都正常工作，而且也不是所有的彩灯都可以按正常的设计结果闪烁。
我对出问题的部分进行分析，然后进行调试。
最后调试到各部分电路正常的工作，通过对开关的控制，可以依次实现六种功能。
调试中故障及解决办法：
由于电路中的芯片、插线、万用板的质量、接触等都存在一定的问题，故调试中出现问题是不可避免的。
在调试的过程中，我发现八盏灯都不亮。
经过多次各种分析，终于发现是有几块芯片忘了接电源和地线。
由此进行调试，最后发现没有问题，可正常实现预期各种功能。
第三部分：
总结
3.1设计小结
本次数电设计中，调试过程中有出现接触不良，但经过分析和测试，最终解决了，并且可实现本实验所要求的功能。
本次设计的不足之处就是焊接的线太杂乱,检测故障时会有些难度。
3.2心得体会
这次数电课程设计是我们第二次做课程设计，所以对我们而言不仅十分有意义，而且也是个挑战。
在这次课程设计中可以总结为以下的几点：
1，对数字电路知识的巩固与提高，这次课程设计主要是运用数字电路逻辑设计的一些相关知识，在整个实习过程中，都离不开对数字电路课程知识的再学习。
我在最开始，就先将实习用到的知识通过翻阅数电书回顾了一遍。
2，学会了理论联系实际，课程设计，通过选择的题目，根据要求，运用所学知识将其付诸实践来完成。
这并不是在课堂上的单纯听懂，或者课后看书过程中的深入理解，这需要的是一种理论联系实践的能力。
理论知识往往都是在一些理想状态下的假设论，而实际的动手操作则完全不同，需要考虑实际中的很多问题。
3，学会了如何运用电路板、芯片、导线等组装各种功能的电路；学会了如何运用电路板、芯片、导线等组装各种功能的电路；虽然这不是第一次用电路板，因为之前的课内实验也用过，但当时的运用也只是插些导线和电阻电容之类的，用了电路板的很小部分。
这次的实习中应用了整块板子，实习后对电路板的组成完全了解了，并能熟练运用。
4，和同学的互相协作共同进步，在实习中经常会遇到一些自己可能暂时无法想明白的问题，请教同学或老师是很好的做法，节省时间也会从别人上上学到更多。
参考文献
[1]康华光，邹寿彬.电子技术基础-数字部分（第五版）.北京：
高等教育出版社，2006.1
[2]邓勇.数字电路设计完全手册.北京：
国防工业出版社，2001
[3]赵六骏，金良玉.数字电路与逻辑设计.北京：
北京邮电大学出版社，1995
[4]章忠全.电子技术基础：
实验与课程设计.北京：
中国电力工业出版社，1999
附录
彩灯PCB图
彩灯实物图
升级会员 