基于FPGA的LED显示控制系统的设计和实现精Word文档下载推荐.docx
《基于FPGA的LED显示控制系统的设计和实现精Word文档下载推荐.docx》由会员分享，可在线阅读，更多相关《基于FPGA的LED显示控制系统的设计和实现精Word文档下载推荐.docx（10页珍藏版）》请在冰豆网上搜索。
Abstract:
ThisarticlediscussedthedesigningprocessofLEDdisplaycontrolsystem.Thesystemforgeneratingmoreshadesoffull-colorsfromtheLEDsbasedonhard-wareisdescribed」nthispaper,theworkingprincipleisanalyzedindetailandaccordingastheprincipletothecontrollingcircuitbasedonFPGA.Keywords:
LEDdisplayscreen;
FPGA;
controlsystem
文章编号:
1008-0570（200909-2-0133-03
1引言
LED的发展已过了几十年了，它现在的技术也相当成熟了。
它有很宽的可视角并且能够显示图像、数字、视频，还能够通过红绿篮三种LED组合成任一颜色系统但是不推荐在小显示屏上显示视频。
典型应用是在商场、高速公路、大型体育场和白天日照下的舞台。
我们都知道，由PN结构成的LED需要用直流电源驱动发出其颜色，改变通过PN结上的电流达到显示颜色亮度的变化。
每个显示板上的LED都是被恒流源产生
的可控电流单独直接控制，虽然一个LED颜色灰度容易产生，但是大量LED组成的
LED显示屏就需要一个非常复杂的控制系统来控制。
本文的目的是实现这个基于FPGA的具有高刷新率的全彩LED显示控制系统。
本文介绍了LED显示系统中三基色发光管同时产生灰度的工作原理，也描述了基于FPGA的LED显示系统模型在细节上的实现。
2LED显示面板的工作原理
根据驱动LED的工作原理LED显示屏有静态、虚拟、扫描之分，那么对应的
LED
显示控制系统也不同。
本文介绍的是适合扫描屏的LED控制系统
目前，许多LED显示面阵板是利用8*8的LED矩阵块拼接起来，这有益于PCB的设计和节省空间，在本文的研究中就是使用这样的LED面阵板。
如图1所示,由8块8*8的矩阵块组成，三色LED点阵利用每行的阴极作为公共端，行的选通是通过3-
8译码器驱动NPN三极管来控制的,并且任一时刻只有一行被Ri选通;
每列有3路输入信号Rc、Gc、Be分别单独控制每列的红、绿、蓝LED，每种颜色有8个8位
移位寄存器（74HC595提供恒流去控制列。
为了便于读图,在图中没画出LED和驱动芯片间的限流电阻。
图1LED显示面板驱动模块图
很明显，能得到的颜色值仅仅是红、绿、蓝三种颜色组成的，颜色灰度实际上是依靠改变颜色亮度值产生的，颜色亮度的控制是通过驱动LED像素点在一周期内总的导通时间来决定的。
为了产生颜色灰度需要对LED像素值进行重新分配，这需要
在控制系统里实现对同一位面的数据进行组合，然后发送到LED面阵板。
3基于可编程逻辑器件的LED显示
控制器
图2LED显示控制系统结构图
LED显示屏为了获得更高的亮度等级，显示控制器必须能够在一个可接受的周期内刷新整个LED屏，如果这个不能达到，闪变效应就会影响观众。
微处理器和微控制器在普通的控制方面是很强的芯片，但是它不太适合控制带合适亮度等级和高刷新率的LED显示屏。
所以使用基于可编程逻辑器件的控制器来
帅仁俊:
研究所所长副教授
133--
技
术创新
《微计算机信息》（嵌入式与SOC2009年第25卷第9-2期
360元/年邮局订阅号：
82-946
《现场总线技术应用200例》
实现是一个很好的选择
如图2所示的结构丄ED显示控制由器由LEDINTER-FACE、
BUFFERUPDATA和VIDEORAM模块组成。
LEDIN-TERFACE和BUFFERUPDATA两个模块共用一个SRAM存储器，它类似于一双通道存储器。
以下几个部分详细说明这几个模块。
3.1LEDINTERFACE模块
图3LEDINTERFACE模块的状态图
LEDINTERFACE模块是负责控制图1所示的LED点阵的颜色显示，如图3所示为LEDINTERFACE模块的状态机的状态图。
它能够很方便的表现状态转换和数据流动，最重要的是一个状态图能够简单的修改成VHDL程序。
从这图中看出‘LEDINTERFACE模块的初始化状态是INIT_SIGNALS,它初始化所有涉及到LED显示屏上的信号，然后准备转换到SET_PIXEL_ADDRESS状态,这个状态计算输出数据缓冲器中的地址（VIDEORAM的地址,在READ_PIXEL状态读出数据。
注意,READ_PIXEL不仅是取数据而且决定当前的LED状态是否需要去置位或清除有关像素数据的亮度值和当前位面。
READ_PIXEL状态利用一个
PIXCOLOR表，如表1所
示，这个表存储的是像素颜色值和亮度的关联数据。
用作重新得到LED状态的参量是像素数据DataR、DataG、DataB、Plane在不增加显示缓冲区的情况下，把一个像素的颜色值直接转换成LED的亮度等级，不仅是一个简单的方法，而且相比较以前的方法能减少硬件复杂度和存储器的使用。
表1像素颜色值对应显示状态表
下面举一像素颜色转换的例子，说明这个方法的工作过程。
例如首先位面值是
‘0'
个点的像素值是是（4,0,2,分别是RED,GREEN,BLUE,在READ_PIXEL期间，这些像素值同时从VIDEORAM中取出存到DataInRQataInGQataInB,再通过查表1可以得到，位面值为‘（时的LED状态（RI,GI,BI即第PIXCOL-
ORE第一位（1,0,1;
位面值是
‘时即第二位（1,0,1;
位面值‘3'
即第三位（1,0,0。
很显然,32个位面值都取完后这个像素点的RGB发光管在这个周期的导通时间分别是4/32,0/32,2/32，实际上由于LED面板是1/8扫描的,RGB发光管的导通时间分别是4/256,0/256,2/256这个过程产生了LED的不同灰度。
一旦R、G、B状态定下来，状态机的下两个状态AC-
TIVE_CLK和INACTIVE_CLK把RDi、GDi、BDi里的数据移位至ULED面板上，这些操作被重复直到当前所有LED数据分配完，重复次数由一个计数器控制，计数器的最大值是LED面板每行的LED数。
当一行所有的LED数据分配完成后，状态机进入OUT_ROW_BUS状态，激活
LED显示面板的当前行，并更新cROW指向下一行，DELAY状态是为了能够在退出更新状态以前，在扫描延时的控制下使能行一段周期。
多路扫描速率由
SCAN_DELAY控制,在更新行期间（cROW=cROW+1,如果cROW小于8,则继续回到SET_PIXEL_ADDRESS状态开始扫描下一行。
另外，，如果8行全部扫描完成，它将进到AD-VANCE_PLANE状态。
从这个状态图可以看出，颜色位面是32个总共能够显示的颜色是32*32*32=32768色。
3.2BUFFERUPDATA模块
BUFFERUPDATA模块是作视频源信号和VIDEOSRAM的接口部分。
BUFFERUPDATA设计了只接收24位RGB数据格式的信号，这种格式的信号可以很容易的从标准的视频源信号转换过来，且这种转换模块需要带数据缓冲区。
除了24位颜色数据总线‘BUFFERUPDATA模块还增加了2个信
号:
RDB_FULL和RGB_RD。
RGB_FULL是指示RGB视频源缓冲区中至少有一个像素值可以读取,BUFFERUPDATA模块去使能RGB_RD信号撚后通过24位数据总线去读取视频源缓冲区中的值。
如图4所示，用有限状态机来描述这个模块。
图4BUFFERUPDATA模块状态图
从图4可以看出，这个BUFFERUPDATA模块的初始状态是IDLE,所有有关信号都在这个状态被初始化，并且检测RGB_FULL信号状态;
从IDLE状态到ACF_RD是通过RGB-FULL信号来激励的；
在ACT_RD和INACT_RD状态为了得到RGB数据强制BUFFERUPDATA模块产生RGB-RD信号。
RGB-RD有效的时间是DELAY的值来控制的QELAY的值是在ACD-RD状态重复的时钟周期数。
接收完数据后,BUFFERUPDATA模块没有立即把数据存到VIDEORAM中，而是检查MemBusy信号的状态，为了保证VIDEORAM模块可操作，即没有被LEDINTERFACE模块占用;
当MemBusy信号无效时‘BUFFERUPDATA模块就把得到的RGB数据存到相应的VIDEORAM地址中，每个像素值的读取/存储过程的最终状态是回到IDLE状态。
3.3VIDEORAM模块的结构
前面提到,VIEDORAM模块是LEDINTERFACE模块和
BUFFERUPDATA模块和共用模块。
实际上一个双端口RAM是很容易得到的，这个模块可能使用一个静态RAM来实现。
在FPGA里只需综合相对简单的SRAM的接口模块和另外两个模块，这个接口模块即VIDEORAM模块，事实上这不是一个真正的双端口模块。
如图5所示为
VIDEORAM内部结构图。
很容易看出，这个模块由以下几个部分组成：
一个2选1的8位地址选
134--
您的论文得到两院院士关注择器、一个24位双向三态数据总线，一个2选1的Wr信号选择器。
图5VIDEORAM内部结构图
4FPGA的功能实现
FPGA内部寄存器资源比较丰富，适合做同步时序电路较多的设计。
FPGA是选用Xilinx公司的有5万门的XC2S50,它有1728个逻辑单元（LC,384个可配置逻辑快（CLB,32Kbit的块RAM,176个可用的I/O口。
以上的几个功能模块都是在Xilinx的ISE平台上实现的，三个模块共消耗62%的资源。
5结束语
本文作者的创新点：
提出了一种基于FPGA的LED扫描屏控制系统的实现方案通过硬件和软件的辅助设计，完全实现了对LED显示屏的扫描控制。
基于FPGA的硬件设计大大降低了电路系统的复杂性，提高了整个系统的开发效率。
参考文献
[1]关积珍，等.2005年我国LED显示屏产业发展综述[J].激光与红
外,2006,36（12:
1089-109
[2]赵才荣，丁铁夫，郑喜凤等.大屏幕LE显示控制系统的设计[J].液晶与显
示,2005,20（6:
564-569.
[3]沈树群，潘晓军丄ED大屏幕图像扫描控制的实现[J].北京邮电大学学
报,1999,22（1:
88-91
[4]张建军，陈钟荣.基于可编程逻辑器件的LED显示屏控制系统设计[J].液晶与显示,2006,21（4:
398-402.
⑸庄车，白瑞林,刘巍.CPLD在LED网络控制器中的应用[J].微计算机信
息,2008,11-2:
213-215.
⑹王鹏许志祥.256灰度级LED大屏幕视频控制器[J].显示技术,2000,（8:
46-
49.[7]XilinxInc.,Xilinx'
sXC2S50FPGADatasheet,OniineiDOom
WWW.XILINX.COM.
作者简介:
帅仁俊（1962-,男（汉族，江苏南京人，南京工业大学数字城市与智能建筑研究所所长，副教授,主要从事楼宇智能化的研究；
张齐（1983-,男（汉族，安徽枞阳人，南京工业大学在读硕士研究生，研究方向为嵌入式LED显示技术。
Biography:
SHUAIRen-jun（1962-,Male（hanethnic,Jiangsu,NanjingUniversityofTechnology,lnstituteofDigitalCityandIntelligent
Architecture,Superintendent,AssociateProfessor,In-tellectualizedArchitectureresearch.
（210009南京南京工业大学信息科学与工程学院帅仁俊张齐（Collegeof
InformationScienceandEngineering,NanjingUni-versityofTechnology,Nanjing210009,ChinaSHUAIRen-junZHANGQi
通讯地址:
（210009江苏省南京市新模范马路5号南京工业大学213号信箱张齐
（收稿日期:
2008.11.27修稿日期:
2009.02.27
（上接第130页
在目前的设计中，一个FPGA为一个DSP提供转接桥逻辑,过于浪费FPGA的资源。
在紧接下来的设计中，我们将4片DSP组成一簇接入FPGA,从而提高单板的处理能力，同时提高了FPGA的利用率。
本文创新观点：
1利用FPGA为DSP实现RapidIO接口;
2.设计并实现转接逻辑，
将DSP总线转接到Avalon总线。
[1]林玲蒋俊，倪明，柴小.RapidlO在多处理器互联中的应用[J].工程应用技术与实现,2006（2:
244-246
[2]葛远飞，钟胜,颜露新，张天序.ADSP-TS101外部总线接口技术[J].微计算机信
息,2005,9-2:
106-108
[3]AnalogDevices.ADSP-TS101TigerSHARCREmbeddedPro-cessor,Rev.B2004.12
[4]Altera.StratixIIGXDeviceHandbook,Rev1.42007.2
作者简介：
朱含（1984—，男，湖北荆门人，中国科学院声学研究所，硕士生主研方向:
信号处理和嵌入式系统设计；
岑凡,博士生;
邢韬,在职;
何国建，研究员。
ZHUHan（1984-,Male,HubeiJingmen,lnstituteofAcoustics,ChineseAcademyofSciences,masterstudent,Ma-joredinSignalProcessingandEmbeddedSystemDesign.
（100190北京中国科学院声学研究所朱含岑凡邢韬
何国建
（InstituteofAcousticofChineseAcademyofScience,Beijing100080ChinaZHUHanCENFanXINGTaoHEGuo-jian通讯地址:
（100190北京中国科学院声学研究所DSP大楼301
朱含
2008.11.20修稿日期:
2009.02.20
（上接第132页
[3]刘少军，邓奕,刘忠伟，饶洪德。
基于DS18B20分组方式测温系统设计。
传感器与仪器仪表,2007年第23卷第1-1期:
161-163。
［4］张俊敏，单总线技术及器件DS1821的高精度测量的实现［J］
中南民族大学学报（自然科学版,2007年9月,Vol.26,No.3:
73-76。
⑸盛文利。
C语言开发单线器件的时序问题［J］。
东北电力学院学报,2004年8月,Vol.24,No.4:
82-85。
王景中（1962—,男,内蒙古通辽人，硕士、教授，北方工业大学数字图像处理研究室主任，主要研究方向为数字图像处理与识别；
冯祎（1983—，男,北京人，北方工业大学在读硕士，主要研究方向为数字图像处理与识别。
WANGJing-zhong（1962-,Male,Neimenggu
Province,Master,Professor,NorthChinaUniversityofTechnolo-gy,Researchareaisdigitalimageprocessing.
（100144北京北方工业大学信息工程学院王景中冯祎
（CollegeofInformationEngineering,NorthChinaUniversityofTechnology,Beijing100144,ChinaWANGJing-zhongFENGYi
（100144北京市石景山区北方工业大学7公寓429
冯祎
2008.12.01修稿日期:
2009.03.01
升级会员 