数字电路实验指导书Word下载.docx
《数字电路实验指导书Word下载.docx》由会员分享，可在线阅读，更多相关《数字电路实验指导书Word下载.docx（14页珍藏版）》请在冰豆网上搜索。
记录。
3表
2
注意：
测试前应将与或非门不用的与门组做适当处理。
2．“门”控制功能的测试：
⑴“与非”门控制功能的测试：
按图1接线，设A为信号输入端，输入单脉冲，B为控制端接控制逻辑电平“0”或
“1”。
输出端Z接发光二极管（LED）进行状态显示，高电平时亮。
按表3进行测试，总
结“封门”“开门”的规律。
图1“与非门”控制功能测试电路
表3
ABZABZ
0
⑵用“与非门”组成下列电路，并测试它们的功能
4“或”门：
Z=A+B
“与”门：
Z=AB“或非”门：
Z=A+B“与或”门：
Z=AB+CD
要求：
画出电路图和测试记录表格，并完成逻辑功能的测试，总结控制功能的规律。
四、预习要求：
要求认真阅读实验指导书并完成要求自拟的实验电路和测试记录表格，本实验属于一
般验证性实验，学生应对所有测试表的结果可预先填好，实验时只做验证，且可做到胸
中有数，防止盲目性，增加自觉性。
五、实验报告要求：
总结“与非”、“与”、“或”、“或非”门的控制功能。
六、思考题：
1．为什么TTL与非门的输入端悬空则相当于输入逻辑“1”电平，CMOS与非门能否这
样处理？
2．与或非门不用的与门组如何处理？
5实验二
组合逻辑电路设计
一、
实验目的：
1．学会用集成TTL门构成组合逻辑电路。
2．通过实验手段实现所设计的电路。
二、实验容：
1．比较器电路设计：
有二位二进制数A1A0和B1B0试比较其大、小、相等三种逻辑，其中A1B1为高位数，A0B0为低位数，x、y、z为比较结果的输出。
如图2所示。
图2比较器示意图
2．设计一个能完成如下功能的发电机组供电控制电路：
某工厂有四台用电设备：
A、B、C、D其中
A设备用电5KW
B设备用电10KW
C设备用电12KW
D设备用电18KW
使用过程中不允许A、B两台用电设备同时使用。
现有供电机组三台：
x容量10KW
y容量15KW
z容量20KW
为了节约能源，要求按用电状况合理启动供电机组，设计出供电机组控制逻辑（1
表示供电和用电，0表示不供电不用电）。
用与非与非式实现。
6三、实验前的准备：
1．复习组合电路的设计方法。
2．根据任务要求设计逻辑电路，拟定实验步骤，提出器材。
3．复习组合电路竞争冒险现象产生的原因及消除方法。
四、实验报告要求：
1．写出设计过程，画出电路逻辑图，记录实验验证结果。
2．总结实验中所出现的问题，分析原因及解决方法。
3．分析所设计的电路能否出现竞争冒险现象。
7实验三集成触发器
掌握基本RS、JK、D及T&
#39;
触发器的逻辑功能。
二、实验任务与步骤：
1．基本RS触发器逻辑功能的测试：
基本RS触发器常与机械按钮开关相配合构成去弹跳按钮开关，用以产生单脉冲做单
脉冲源使用。
学习机上使用的单脉冲就是这样产生的。
如图3所示，图4则表明它不能
给出清晰的单脉冲。
图3基本RS触发器
图4简单逻辑开关给出的有弹跳信号
按表4完成图3电路的功能测试，SW按钮开关可用一端接地的引线代替，将引线的
另一端由S端移向R端一次，相当于手按了一下SW按钮开关。
R、S上的“－”号表明低
电平激励，高电平不起作用。
8表4
RSQQ
00
01
10
11
2．集成JK触发器
图5是JK触发器的逻辑符号图，其中：
SD为异步置位端，小圆圈表示低电平有效。
RD为异步清除（复位）端。
JK为同步控制输入端。
它们只有在SD，RD为高电平时才起作用，JK的状态将告诉触发器在下一个时钟脉冲作用时该怎样动作。
请注意CP输入端
的小圆圈代表CP脉冲下降沿起作用。
三角符号表示该触发器为边沿触发。
如果JK端超
过一个，它们之间是J1、J2……相与或K1、K2……相与的关系，这将为实现不同的控制
逻
辑提供了方便。
图5JK触发器逻辑符号
（1）异步置位、复位功能测试:
按照表5完成JK触发器异步置位和异步复位功能的测试。
表5异步动作表
9SDRDQQ
1→0
0→1
74LS112芯片的PR端为Sd端，
CLR端为Rd端。
（2）同步JK功能的测试：
请按表6完成同步JK功能的测试：
`表6同步工作的JK功能表（同步表）
tn
tn+1输入
输出
JKCPQn=0Qn=1
0001`
禁止方式
复位方式
置位方式
反复方式
0101
1001
1101
注：
tn表示时钟脉冲来到前的时刻；
tn+1则是指时钟脉冲向低电平跳变之后的某时刻。
（3）将JK触发器接成计数器工作状态（T&
触发器）：
CP端输入方波信号观察输入和输出端（Q、Q）的波形，并将它们画在同一方格
纸上，注意它们的相位关系与时间关系。
3．集成D触发器：
集成D触发器逻辑符号如图6所示。
完成下列实验任务：
（1）异步置位端SD和异步复位端
RD功能测试：
按表7要求改变SD和
RD（D及CP处于任
图6D触发器逻辑符号
10意状态），并在
SD和RD作用期间任意改变D与CP的状态，测试SD和RD的功能，将测
试结果记录于表中。
表7D触发器强制置位复位功能表
SDRDQQ
（2）D触发器功能的测试：
按表8测试D触发器逻辑功能并记录于表中：
表8D触发器逻辑功能表
DCP
Qn+1Qn=0Qn=1
（3）将D触发器的Q端与D端相连，接成计数器状态，CP端输入方波信号，观察输入与
输出端（Q、Q的波形，把它们画在同一方格纸上，注意它们之间的相位关系与时间关
系）。
三、实验设备：
1．数字逻辑学习机。
2．万用表。
总结基本RS触发器，JK触发器，D触发器的逻辑功能。
了解JK、D、RS触发器后，
设计一个RSJK的电路，画出电路图，并验证其功能。
11实验四
计数器
1．学习计数器逻辑功能的测试方法。
2．进一步理解计数器的工作原理。
3．观察自启动。
二、实验容及步骤：
1．异步二进制加法计数器和减法计数器：
（a）加法计数器
（b）减法计数器
图7二进制计数器
按图7电路实现二进制加法和减法计数器，并测试其功能，将测试结果填入表9。
表9
12Q
T
加法减法
二进制数对应十
进制数
Q3Q2Q1Q3Q2Q1tn00000000
tn+1tn+2tn+3tn+4
tn+5tn+6tn+7tn+8
CP端输入（点动）单脉冲（也可以频率较低的连续脉冲加于CP端）。
提高
CP脉冲频率以方便于用示波器观察波形。
将CP和Q端的波形对应画于图8和图9中。
图8异步二进制加法计数器波形图
图9异步二进制减法计数器波形图
2．用D触发器自行设计一个同步二—十进制减法计数器，请画图如下。
13
1．各Q端分别接发光二极管。
2．清零。
在CP端输入单脉冲，显示正常后将逻辑状态记入表10中。
3．输入连续脉冲于CP端，观察并记录各Q端波形（记录画于图10中）
4．断开电源一下重新合上电源，由发光二极管观察Q1~Q4端状态，若为无效状态，用单
脉冲输入到CP端，观察状态转换能否自启动，并记录。
表10二－十进制减法计数器状态表
Q
t
二—十进制
借位
C
相当于十
Q4Q3Q2Q1tn000000
tn+12
3
4
5
6
7
8
9
10
14图
10同步二—十进制减法计数器时序图
3．CT4090（SN74LS90）型计数器
该计数器为二—五—十进制异步计数器，逻辑框图及外引线如图11。
（a）部逻辑图
15（b）
引脚图
图11SN74LS90计数器逻辑图及引脚图
SN74LS90计数时序见表11，计数功能见表12：
表11计
数
QABBCD
CPA
计数
QDA
计数
CPB
QDQCQBQAQAQDQCQB000000000
100010001
200100010
300110011
401000100
501011000
601101001
701111010
810001011
910011100
表12SN74LS90计数功能表
R0
（1）
R0
（2）Rg
（1）Rg
（2）QDQCQBQA110
0000
00000
111001
计数
：
R0
R1，1时Rg
（1）Rg
（2），1时
器：
16静态检测
SN74LS90型计数器的复位、置位功能和五进制、十进制计数功能是否正
确。
检测时CP用单脉冲。
各Q端输出用LED显示状态（灯亮为“1”，不亮为“0”）实
验接线图可参照该器件的计数时序表及功能表自行画出。
四．实验预习容：
复习异步计数器的工作原理。
五．实验报告要求：
1．写出同步二－十进制减法计数器的设计过程，画出电路逻辑图。
2．画出SN74LS90分别作为二－十进制和二－五进制的接线图。
3．总结实验中出现的问题
，分析原因及解决方法。
17
74LS0074LS04
74LS0874LS10
74LS3274LS51
18
74LS5474LS74
74LS7674LS112
升级会员 