pcb布线设计Word格式文档下载.docx

pcb布线设计Word格式文档下载.docx

《pcb布线设计Word格式文档下载.docx》由会员分享，可在线阅读，更多相关《pcb布线设计Word格式文档下载.docx（29页珍藏版）》请在冰豆网上搜索。

当检查这种布线策略时，首先发现的弊端是存在多个地环路。

另外，还会发现底层的地线返回路径被水平信号线隔断了。

这种接地方案的可取之处是，模拟器件（12位A/D转换器MCP3202和2.5V参考电压源MCP4125）放在电路板的最右侧，这种布局确保了这些模拟芯片下面不会有数字地信号经过。

　　图3a和图3b所示电路的手工布线如图4、图5所示。

在手工布线时，为确保正确实现电路，需要遵循一些通用的设计准则：

尽量采用地平面作为电流回路；

将模拟地平面和数字地平面分开；

如果地平面被信号走线隔断，为降低对地电流回路的干扰，应使信号走线与地平面垂直；

模拟电路尽量靠近电路板边缘放置，数字电路尽量靠近电源连接端放置，这样做可以降低由数字开关引起的di/dt效应。

　　这两种双面板都在底层布有地平面，这种做法是为了方便工程师解决问题，使其可快速明了电路板的布线。

厂商的演示板和评估板通常采用这种布线策略。

但是，更为普遍的做法是将地平面布在电路板顶层，以降低电磁干扰。

图1采用自动布线为图3所示电路原理图设计的电路板的顶层

图2采用自动布线为图3所示电路原理图设计的电路板的底层

图3a图1、图2、图4和图5中布线的电路原理图

图3b图1、图2、图4和图5中布线的模拟部分电路原理图

有无地平面时的电流回路设计

　　对于电流回路，需要注意如下基本事项：

　　1.如果使用走线，应将其尽量加粗

　　PCB上的接地连接如要考虑走线时，设计应将走线尽量加粗。

这是一个好的经验法则，但要知道，接地线的最小宽度是从此点到末端的有效宽度，此处“末端”指距离电源连接端最远的点。

　　2.应避免地环路

　　3.如果不能采用地平面，应采用星形连接策略（见图6）

　　通过这种方法，地电流独立返回电源连接端。

图6中，注意到并非所有器件都有自己的回路，U1和U2是共用回路的。

如遵循以下第4条和第5条准则，是可以这样做的。

　　4.数字电流不应流经模拟器件

　　数字器件开关时，回路中的数字电流相当大，但只是瞬时的，这种现象是由地线的有效感抗和阻抗引起的。

对于地平面或接地走线的感抗部分，计算公式为V=Ldi/dt，其中V是产生的电压，L是地平面或接地走线的感抗，di是数字器件的电流变化，dt是持续时间。

对地线阻抗部分的影响，其计算公式为V=RI,其中，V是产生的电压，R是地平面或接地走线的阻抗，I是由数字器件引起的电流变化。

经过模拟器件的地平面或接地走线上的这些电压变化，将改变信号链中信号和地之间的关系（即信号的对地电压）。

　　5.高速电流不应流经低速器件

　　与上述类似，高速电路的地返回信号也会造成地平面的电压发生变化。

此干扰的计算公式和上述相同，对于地平面或接地走线的感抗，V=Ldi/dt；

对于地平面或接地走线的阻抗，V=RI。

与数字电流一样，高速电路的地平面或接地走线经过模拟器件时，地线上的电压变化会改变信号链中信号和地之间的关系。

图4采用手工走线为图3所示电路原理图设计的电路板的顶层

图5采用手工走线为图3所示电路原理图设计的电路板的底层

图6如果不能采用地平面，可以采用“星形”布线策略来处理电流回路

图7分隔开的地平面有时比连续的地平面有效，图b）接地布线策略比图a）的接地策略理想

　　6.不管使用何种技术，接地回路必须设计为最小阻抗和容抗

　　7.如使用地平面，分隔开地平面可能改善或降低电路性能，因此要谨慎使用

　　分开模拟和数字地平面的有效方法如图7所示

　　图7中，精密模拟电路更靠近接插件，但是与数字网络和电源电路的开关电流隔离开了。

这是分隔开接地回路的非常有效的方法，我们在前面讨论的图4和图5的布线也采用了这种技术。

工程领域中的数字设计人员和数字电路板设计专家在不断增加，这反映了行业的发展趋势。

尽管对数字设计的重视带来了电子产品的重大发展，但仍然存在，而且还会一直存在一部分与模拟或现实环境接口的电路设计。

模拟和数字领域的布线策略有一些类似之处，但要获得更好的结果时，由于其布线策略不同，简单电路布线设计就不再是最优方案了。

本文就旁路电容、电源、地线设计、电压误差和由PCB布线引起的电磁干扰（EMI）等几个方面，讨论模拟和数字布线的基本相似之处及差别。

模拟和数字布线策略的相似之处

　　旁路或去耦电容

　　在布线时，模拟器件和数字器件都需要这些类型的电容，都需要靠近其电源引脚连接一个电容，此电容值通常为0.1mF。

系统供电电源侧需要另一类电容，通常此电容值大约为10mF。

　　这些电容的位置如图1所示。

电容取值范围为推荐值的1/10至10倍之间。

但引脚须较短，且要尽量靠近器件（对于0.1mF电容）或供电电源（对于10mF电容）。

在电路板上加旁路或去耦电容，以及这些电容在板上的位置，对于数字和模拟设计来说都属于常识。

但有趣的是，其原因却有所不同。

在模拟布线设计中，旁路电容通常用于旁路电源上的高频信号，如果不加旁路电容，这些高频信号可能通过电源引脚进入敏感的模拟芯片。

一般来说，这些高频信号的频率超出模拟器件抑制高频信号的能力。

如果在模拟电路中不使用旁路电容的话，就可能在信号路径上引入噪声，更严重的情况甚至会引起振动。

图1在模拟和数字PCB设计中，旁路或去耦电容（1mF）应尽量靠近器件放置。

供电电源去耦电容（10mF）应放置在电路板的电源线入口处。

所有情况下，这些电容的引脚都应较短

图2在此电路板上，使用不同的路线来布电源线和地线，由于这种不恰当的配合，电路板的电子元器件和线路受电磁干扰的可能性比较大

图3在此单面板中，到电路板上器件的电源线和地线彼此靠近。

此电路板中电源线和地线的配合比图2中恰当。

电路板中电子元器件和线路受电磁干扰（EMI）的可能性降低了679/12.8倍或约54倍

　　对于控制器和处理器这样的数字器件，同样需要去耦电容，但原因不同。

这些电容的一个功能是用作“微型”电荷库。

在数字电路中，执行门状态的切换通常需要很大的电流。

由于开关时芯片上产生开关瞬态电流并流经电路板，有额外的“备用”电荷是有利的。

如果执行开关动作时没有足够的电荷，会造成电源电压发生很大变化。

电压变化太大，会导致数字信号电平进入不确定状态，并很可能引起数字器件中的状态机错误运行。

流经电路板走线的开关电流将引起电压发生变化，电路板走线存在寄生电感，可采用如下公式计算电压的变化：

V=LdI/dt

　　其中，V=电压的变化；

L=电路板走线感抗；

dI=流经走线的电流变化；

dt=电流变化的时间。

　　因此，基于多种原因，在供电电源处或有源器件的电源引脚处施加旁路（或去耦）电容是较好的做法。

　　电源线和地线要布在一起

　　电源线和地线的位置良好配合，可以降低电磁干扰的可能性。

如果电源线和地线配合不当，会设计出系统环路，并很可能会产生噪声。

电源线和地线配合不当的PCB设计示例如图2所示。

　　此电路板上，设计出的环路面积为697cm2。

采用图3所示的方法，电路板上或电路板外的辐射噪声在环路中感应电压的可能性可大为降低。

模拟和数字领域布线策略的不同之处

　　地平面是个难题

　　电路板布线的基本知识既适用于模拟电路，也适用于数字电路。

一个基本的经验准则是使用不间断的地平面，这一常识降低了数字电路中的dI/dt（电流随时间的变化）效应，这一效应会改变地的电势并会使噪声进入模拟电路。

数字和模拟电路的布线技巧基本相同，但有一点除外。

对于模拟电路，还有另外一点需要注意，就是要将数字信号线和地平面中的回路尽量远离模拟电路。

这一点可以通过如下做法来实现：

将模拟地平面单独连接到系统地连接端，或者将模拟电路放置在电路板的最远端，也就是线路的末端。

这样做是为了保持信号路径所受到的外部干扰最小。

对于数字电路就不需要这样做，数字电路可容忍地平面上的大量噪声，而不会出现问题。

图4（左）将数字开关动作和模拟电路隔离，将电路的数字和模拟部分分开。

（右）要尽可能将高频和低频分开，高频元件要靠近电路板的接插件

图5在PCB上布两条靠近的走线，很容易形成寄生电容。

由于这种电容的存在，在一条走线上的快速电压变化，可在另一条走线上产生电流信号

图6如果不注意走线的放置，PCB中的走线可能产生线路感抗和互感。

这种寄生电感对于包含数字开关电路的电路运行是非常有害的

　　元件的位置

　　如上所述，在每个PCB设计中，电路的噪声部分和“安静”部分（非噪声部分）要分隔开。

一般来说，数字电路“富含”噪声，而且对噪声不敏感（因为数字电路有较大的电压噪声容限）；

相反，模拟电路的电压噪声容限就小得多。

两者之中，模拟电路对开关噪声最为敏感。

在混合信号系统的布线中，这两种电路要分隔开，如图4所示。

　　PCB设计产生的寄生元件

　　PCB设计中很容易形成可能产生问题的两种基本寄生元件：

寄生电容和寄生电感。

设计电路板时，放置两条彼此靠近的走线就会产生寄生电容。

可以这样做：

在不同的两层，将一条走线放置在另一条走线的上方；

或者在同一层，将一条走线放置在另一条走线的旁边，如图5所示。

在这两种走线配置中，一条走线上电压随时间的变化（dV/dt）可能在另一条走线上产生电流。

如果另一条走线是高阻抗的，电场产生的电流将转化为电压。

　　快速电压瞬变最常发生在模拟信号设计的数字侧。

如果发生快速电压瞬变的走线靠近高阻抗模拟走线，这种误差将严重影响模拟电路的精度。

在这种环境中，模拟电路有两个不利的方面：

其噪声容限比数字电路低得多；

高阻抗走线比较常见。

　　采用下述两种技术之一可以减少这种现象。

最常用的技术是根据电容的方程，改变走线之间的尺寸。

要改变的最有效尺寸是两条走线之间的距离。

应该注意，变量d在电容方程的分母中，d增加，容抗会降低。

可改变的另一个变量是两条走线的长度。

在这种情况下，长度L降低，两条走线之间的容抗也会降低。

　　另一种技术是在这两条走线之间布地线。

地线是低阻抗的，而且添加这样的另外一条走线将削弱产生干扰的电场，如图5所示。

　　电路板中寄生电感产生的原理与寄生电容形成的原理类似。

也是布两条走线，在不同的两层，将一条走线放置在另一条走线的上方；

或者在同一层，将一条走线放置在另一条的旁边，如图6所示。

在这两种走线配置中，一条走线上电流随时间的变化（dI/dt），由于这条走线的感抗，会在同一条走线上产生电压