LED显示屏装置机能仕样书2版Word格式文档下载.docx
《LED显示屏装置机能仕样书2版Word格式文档下载.docx》由会员分享，可在线阅读，更多相关《LED显示屏装置机能仕样书2版Word格式文档下载.docx（33页珍藏版）》请在冰豆网上搜索。
5．5动态控制部
5．5．1内部模块图
5．5．2时序图
5．6ＳＥＬ部
5．6．1内部模块图
5．7
存储器部
5．7．1内部模块图
5．7．2时序图
5．8ＤＲＩＶＥ
5．8．1内部模块图
5．9ＯＳＣ
5．10ＲＳＴ
6．数据处理
6．1收发信息
6．2写入存储器
7．矩阵ＬＥＤ资料
1．
适用
本仕样书适用于「ＬＥＤ显示装置」的「ＬＥＤ控制板」，说明其机能。
「ＬＥＤ电光显示装置」是指，通过控制１６×
１６的矩阵ＬＥＤ显示文字、图画。
图２－１为显示的是「ＬＥＤ电光显示装置」系统概略图。
图２－１ ＬＥＤ电光显示装置 系统概略图
本系统由控制部、显示部以及电源部构成。
控制部和外部的接口带有ＲＳ２３２Ｃ，进行和ＰＣ等的数据交换。
此外，还进行向显示部的控制以及显示部的数据传送。
显示部通过从控制部接收数据，控制矩阵ＬＥＤ。
电源部将ＡＣ１００Ｖ变换为ＤＣ５Ｖ，给控制部以及显示部供电。
2．2
系统内部接口
「ＬＥＤ电光显示装置」系统内的主控制板和ＬＥＤ显示屏，以及各ＬＥＤ显示屏之间，全部用共通的串行接口连接。
串行接口是由数据时钟信号、帧脉冲信号、面切換信号、串行数据信号构成。
显示部由８块ＬＥＤ显示屏构成。
图２－２就是ＬＥＤ显示屏的内部构成图。
各个ＬＥＤ显示屏由矩阵ＬＥＤ和作为其控制部的ＬＥＤ控制板构成。
ＬＥＤ控制板的内部带有系统时钟（ＯＳＣ），通过内部复位（ＲＳＴ）初始化。
图２－２ ＬＥＤ显示屏 内部构成图
3．
外部接口
来自外部的输入信号为
・ＣＬＫ_ＩＮ：
数据时钟信号（２００ｋＨｚ）
・ＦＰ_ＩＮ：
帧脉冲信号
・ＢＡＮＫ_ＩＮ：
面切换信号
・ＤＡＴＡ_ＩＮ：
串行数据信号
数据为１个时钟传送１位（与数据时钟信号同步）的串行数据。
８块ＬＥＤ显示屏构成的显示部，矩阵ＬＥＤ（１６×
１６）１行的数据为
１行数据＝１６（点）×
８（块）×
２（色）＝２５６位
１面由１６行构成。
因此，１面的数据为
１面数据＝２５６（位）×
１６（行）＝４０９６位
数据以帧脉冲信号为基准，以帧为単位传送。
１帧数据为１２８位。
这是［１行・１色］的数据。
１帧数据＝１６（点）×
８（块）＝１２８位
因此，传送1帧数据需要１２８时钟。
各个ＬＥＤ控制板中，数据时钟计数１２８，锁存数据。
锁存的数据写入存储器。
１面数据（４０９６位）为
４０９６（位）÷
１２８（位／帧）＝３２（帧）
分割为３２帧传送。
ＬＥＤ控制板带有容纳２面数据的存储器，存储器以１面数据为单位划分领域。
３２帧数据传送完成后，面切换信号变化，切换使用存储器领域。
3．2LED驱动信号
矩阵ＬＥＤ依靠
・ｒｅｄ_ｄａｔａ［15：
0］：
红数据信号
・ｇｒｅｅｎ_ｄａｔａ［15：
绿数据信号
・ｃｏｍ_ｄｒｖ［15：
通用驱动信号
驱动。
向外部的输出信号为
・ＣＬＫ_ＯＵＴ：
数据时钟信号
・ＦＰ_ＯＵＴ：
・ＢＡＮＫ_ＯＵＴ：
・ＤＡＴＡ_ＯＵＴ：
ＤＡＴＡ_ＩＮ 在内部变换为１６位平行数据，但是其最上位变为 ＤＡＴＡ_ＯＵＴ
ＦＰ_ＯＵＴ，ＢＡＮＫ_ＯＵＴ，ＤＡＴＡ_ＯＵＴ 通过 ＣＬＫ_ＯＵＴ 进行再同步。
3．4
输入输出信号表
表３．１位输入输出信号表。
表３．１ ＬＥＤ控制版 输入输出信号表
Name
dir
act
Init
from
to
note
CLK_IN
I
↑
主控制版 以及
前段LED控制版
-
数据时钟输入
２００ｋＨｚ
FP_IN
H
帧脉冲输入
BANK_IN
面切换输入
1:
BANK_B,0:
BANK_A
DATA_IN
串行数据输入
CLK_OUT
O
次段LED控制版
数据时钟输出
FP_OUT
帧脉冲输出
BANK_OUT
存储器面切换输出
DATA_OUT
串行数据输出
电源５V
电源部
５ｖ电源
图３－１为时序图。
01234
图３－１ 外部接口 时序图
相对于ＢＡＮＫ_ＩＮ，ＦＰ_ＩＮ， ＢＡＮＫ_ＯＵＴ，ＦＰ_ＯＵＴ 延迟１个时钟。
ＤＡＴＡ_ＯＵＴ 相对于ＤＡＴＡ_ＩＮ 延迟１6个时钟，相对于ＦＰ_ＯＵＴ延迟１６个时钟。
4．
机能概要
ＬＥＤ控制板机能大致如下划分。
1）输入接口部
获取来自外部的信号。
2）输出接口部
向次段ＬＥＤ显示屏发送信号。
3）存储器写入控制部
通过来自输入接口部的信号，控制向存储器部的数据写入。
4）存储器读出控制部
通过来自动态控制部的时间信号，控制存储器部的数据读出。
5）动态控制部
读出来自存储器部的数据，控制矩阵ＬＥＤ的动态开灯。
然后生成存储器读出控制部的时间信号。
6）ＳＥＬ部
通过ｒｅ，选择存储器读出地址／写入地址。
7）存储器部
相对于在ＳＥＬ部选择的地址，进行数据的读出／写入。
8）DRIVE
驱动矩阵ＬＥＤ开灯的存储器。
9）OSC
生成系统时钟，使ＬＥＤ控制板内部使各个信号同步。
10）RST
生成ＬＥＤ控制板内的上电复位信号。
其间， １）～７） 在ＦＰＧＡ内构成。
图４－１为ＬＥＤ控制板的机能模块图。
DATA_INdata_bs_dataDATA_OUT
FP_INfp_bFP_OUT
BANK_INbank_bp_dataBANK_OUT
CLK_INclk_bCLK_OUT
we
w_add
rered_data
addgrn_data
com_drv
r_add
sclk
rst
FPGA
DRIVE
SEL
部
存
储
器
矩阵LED
D
R
V
E
led_clk
动态
控制部
RST
OSC
DC5V
m_bank
存储器读取控制部
r_data
fp_p
bank_p
clk_p
存储器写入控制部
B
U
FF
输入接口部
图４－１ ＬＥＤ控制板 机能模块图
5．各时钟机能
表５．１位输入接口部的各个机能模块概要。
表５．１ 输入接口部 各机能模块概要
name
place
Note
LATCH
InputI/F
输入信号通过数据时钟的下降沿锁存时间。
SYNC
以输入信号为基础生成与系统时钟同步的信号。
S/P
输入串行数据变换为16位平行数据。
输入接口部获取来自外部的信号，传送到输出接口部、存储器部以及存储器写入控制部。
来自外部的信号为了进行波形整形，通过控制板上的缓冲接收，放到内部。
输入信号除去 ＣＬＫ_ＩＮ，在ＬＡＴＣＨ部一起锁存。
ｃｌｋ_ｂ 和锁存信号 ｆｐ_ｌ，ｂａｎｋ_ｌ在内部使用，所以在ＳＹＮＣ部和ｓｃｌｋ（系统时钟）同步，作为ｃｌｋ_ｐ，ｆｐ_ｐ，ｂａｎｋ_ｐ送出到存储器写入控制部。
锁存 ｄａｔａ_ｌ 在Ｓ／Ｐ部进行串行／平行变换，作为１６位平行数据 ｐ_ｄａｔａ［15：
0］送出到存储器部。
此时ｐ_ｄａｔａ［0］作为ｓ_ｄａｔａ，与ｆｐ_ｌ，ｃｌｋ_ｂ，ｂａｎｋ_ｌ一起传送到输出接口部。
图５－１为内部模块图。
向输出端子
data_bdata_ls_data
fp_bfp_l
bank_bbank_l
clk_bp_data
fp_p
clk_p
bank_p
sclk
xrst
向输入端子
向存储器
向存储器写入控制部
图５－１ 输入接口部 内部模块图
表５．２为输入输出信号表。
表５．２ 输入接口部 输入输出信号表
active
To
系统时钟
Low
上电复位
clk_b
输入Buff
数据时钟
fp_b
High
帧脉冲
bank_b
面切换（BANK）
BANK_A/0:
BANK_B
data_b
数据（DATA）
s_data
（p_data[0]）
输出接口部
串行数据
fp_l
INT
fp_b锁存信号
bank_l
bank_b锁存信号
data_l
data_b锁存信号
存储器写入部
clk_b同步信号
fp_b同步信号
bank_b同步信号
p_data[15:
0]
DATA平行信号
5．1．2
时序图
图５－２为 ＬＡＴＣＨ，Ｓ／Ｐ部的时序图，图５－３为 ＳＹＮＣ部的时序图。
clk_b
data_b012345678910111213141516171819202122
data_l012345678910111213141516171819202122
p_data[15]0123456789101112131415161718192021
:
p_data[0]0123456
s_data0123456
图５－２ 输入接口部 ＬＡＴＣＨ，Ｓ／Ｐ时序图
升级会员 