知识点整理计算机组成原理Word下载.docx

知识点整理计算机组成原理Word下载.docx

《知识点整理计算机组成原理Word下载.docx》由会员分享，可在线阅读，更多相关《知识点整理计算机组成原理Word下载.docx（27页珍藏版）》请在冰豆网上搜索。

脉冲信号之间的时间间隔称为周期；

而将在单位时间（如1秒）内所产生的脉冲个数称为频率。

频率是描述周期性循环信号（包括脉冲信号）在单位时间内所出现的脉冲数量多少的计量名称；

频率的标准计量单位是Hz（赫）。

二、数据的表示和运算

（一）数制与编码1.进位计数制及其相互转换2.真值和机器数

真值:

带”+””-”符号的数

机器数:

符号数字化的数

编码方式

正数表示

负数表示

原码

同原

同

补码

逐位求反加一

反码

逐位求反

移码

根补码差一个符号位

补码比原码反码多表示一个负数

3.BCD码4.字符与字符串5.校验码

（二）定点数的表示和运算1.表示

（1）定点数的表示

1）定点小数

表示范围:

定点小数运算的过程中存在着上溢和下溢.

2）定点整数

表示范围

定点整数运算的过程中存在着上溢而不存在下溢.

（2）无符号数的表示

（3）有符号数的表示

2.运算

（1）定点数的位移运算

1）无符号数的移位—逻辑移位

左移:

高位移出,低位填零

右移:

低位移出高位填零

2）有符号数的移位—算术移位

码制

填补代码

正数

原码、补码、反码

负数

左移添0

右移填1

都填1

（2）加减乘除运算

1）原码定点数的加/减运算

2）补码定点数的加/减运算

3）定点数的乘/除运算

a）原码定点数的乘法运算

b）补码定点数的乘法运算

每次根据乘数最后两位的差值来判断如何运算

c）原码定点数的除法运算

商符另计算

1）恢复余数法

第一次进行减除数操作

如果余数小于0,则商上0,加除数（恢复余数）进行左移一位.

如果余数大于0,则商上1,并尾数直接进行左移.下次减除数.

最后根据计算中的左移位数,判断出余数的右移位数.

2）不恢复余数法（加减交替法）

d）补码定点数的除法运算

加减交替法（符号位和数值部分一起参加运算）

4）溢出概念和判别方法

（三）浮点数的表示和运算

1.浮点数的表示；

浮点数的表示范围；

IEEE754标准float大小为4字节，即32位，内存中的存储方式如下：

符号位（1bit）

指数（8bit）

尾数（23bit）

float有效数字是6--7位

取值范围-3.4*10（-38）～3.4*10（38）

double大小为8字节，即64位，内存布局如下：

指数（11bit）

尾数（52bit）

double有效数字是15--16位

取值范围-1.7*10（-308）～1.7*10（308）

2.浮点数的加/减运算有关概念:

/*s>

0时补码规格化形式为[s]补=00.1ХХ…Х。

*/

/*s<

0时补码规格化形式为[s]补=11.0ХХ…Х。

/*s>

0为补码且s=-0.5时规定-0.5不是规格化数*/

补码的规格化数是首位非符号位与符号位相异则为规格化数。

因为补码负数，0为有效位，1为无效位，而原码负数，1为有效位，0为无效位，故补码负数跟原码负数规格化形式不同。

注：

有效位即为代表数值的位。

左右规

/*左规：

当尾数出现00.0ХХ…Х或11.1ХХ…Х时，需要左规，左规一位，阶码减一*/

/*右规：

当尾数出现01.ХХ…Х或10.ХХ…Х时，表示尾数溢出，可通过右规处理，右移一位，阶码加一*/

定点运算中溢出不允许

但浮点运算中溢出允许。

可通过右规处理，只是影响精度

左右规移位与算数移位不一样

浮点数阶码真值加127不加128的原因

因为当阶码e为全0且尾数M也为全0时，表示的真值x为零，结合符号位S为0或1，有正零和负零之分。

当阶码e为全1且尾数M为全0时，表示的真值x为无穷大，结合符号位S为0或1，也有正无穷和负无穷之分。

这样的32位浮点数表示中，要除去e用全0和全1（255）表示零和无穷大的特殊情况，指数的偏移值不选128（10000000），而选127（01111111）。

对于规格化浮点数，e的范围变为1到254，真正的指数值E则为-126到+127。

（四）算术逻辑单元ALU硬件结构:

一位全加器:

xiyi为相加数第i位。

Ci-1表示低位进位信号

Si第i位的和。

Ci为i位产生的进位。

1.串行加法器和并行加法器

（1）串行加法器

只用一位全加器来实现两个数的相加运算。

从低位到高位逐位运算

优点：

成本低

缺点：

速度慢

（2）并行加法器

1）串行进位、并行加法

原理:

2）并行进位、并行加法（组内并行、组间串行）

3）双重分组快速进位链：

（组内与组间并行，大组间串行）

2.算术逻辑单元ALU的功能和机构

三、存储器层次机构

（一）存储器的分类

（1）按存储介质分

1）半导体存储器（双极型:

耗电量大,低集成

Mos…）

优点:

体积小、功能低、存取时间短

缺点:

电源消失时所存储信息也丢失

2）磁表面存储器

非易失性

3）磁芯存储器

体积大、工艺复杂、功耗大

4）光盘存储器

记录密度高,耐用、可靠性高、可互换性强

（2）按存取方式分

1）随机存储器RAM（可读写）

任何一个存储单元可随机存取,存取时间与存储单元物理位置无关.

SRAM、DRAM

2）只读存储器ROM（可读写）存固定不变的程序

3）串行访问存储器

（3）按在计算机中的作用分

1）主存储器（与cpu直接交换信息）

i.RAM:

SRAM触发器

DRAM电容

ii.ROM:

MROM不可编程

PROM一次编程

多次编成:

EPROM紫外线擦洗

EEPROM电擦洗

2）快擦型存储器FlashMemory

3）辅助存储器:

磁盘、磁带、光盘

4）缓冲存储器缓冲存储器

（二）存储器的层次化结构

这种层次化结构设计的依据为程序访问的局部性

缓存----主存层次的速度接近于缓存,高于主存,容量和位价接近于主存.

主存----辅存层次的速度接近于主存,容量接近于辅存

（三）半导体随机存取存储器1.SRAM存储器的工作原理2.DRAM存储器的工作原理（四）只读存储器（五）主存储器与CPU的连接步骤:

1.首先分析系统区和用户区范围

2.如果对系统程序区或用户程序区进行分解时寻址范围小的靠前.这样,设计片选逻辑时方便

3.设计片选逻辑

（1）没给出译码器的

1）首先找出各片中最小容量的,以它为标准找出片选位

2）

/*ROM的线接地*/

/*CPU的地址线不能空*/

（2）给出译码器

1）.特别注意CPU地址线高位值

与译码器配对.为低电平.

题,唐p47/例4.2,4.3

（六）双口RAM和多模块存储器

（七）高速缓冲存储器（Cache）1.程序访问的局部

2.Cache的基本工作原理

一些性能指标：

Cache命中率：

Cache主存系统的平均访问时间

访问效率

3.Cache和主存之间的映射方式

1）全相连映射方式

主要特点

可使主存的一个块拷贝到cache中的任意一行上.

地址形式:

主存字块标记m=t+c位

主存块内地址b位

m为主存字块标记m=主存位数--b

将主存中一个块的地址（块号）与块的内容（字）一起存于cache的行中,其中块地址存于cache行的标记部分中.

硬件实现:

全部标记用一个相连存储器来实现,全部数据用普通RAM来实现.

缺点是比较器电路多,难于实现.

检索过程:

CPU访存指令指定一个内存地址

指令中的块号与cache中所有行的标记同时在比较器中进行比较.

如果块号命中:

则按主存块内地址从cache中读取一个字.

如果块号未命中:

则按内存地址从主存中读取这个字.

2）直接映射方式

主要特点:

一个主存块只能拷贝到cache的一个特定行位置上去.

Cache的行号i和主存的块号j有如下函数关系.

i=jmodmm为cache中的总行数

主存字块标记t位

Cache字块地址（行号）c位

字块（行）内地址b位

t为字块标记,t=m-c

b为块内地址位数由块大小得知

m为主存地址,m=主存地址位数—bm=t+c

c为catch字块地址,由cache块数决定

用c位行号找到cache中的此一行.

内存地址中的t位标记与此行的标记在比较器中比较

如果相符即命中,用主存地址中最后b位（块内地址）

读取所需求的字.

如果不符,则未命中,由主存读取所的要求字.

每个主存块只有一个固定的行位置可存放产生冲突频繁换入换出效率下降

硬件简单

3）组相连映射方式

主存块存放到哪个组是固定的,至于存到该组哪一行是灵活的.

Cache分成u组,每组v行。

m=u*vm为cache中的总行数

组号q=jmoduj为主存块号

S位块号分成两部分：

低序的d位用于表示cache组号。

高序的

s-d位作为标记。

主存字块标记（tag）s-d位

组号d位

字号（由块大小决定）

注:

唐朔飞老师书里的组内块号位并入tag里了

可由块大小（行大小）和编址方法（字还是字节）找出字号位数

由cache容量和块大小确定cache共有几行