智慧树知道网课《数字电子技术山东联盟山东建筑大学》课后章节测试满分答案Word格式.docx
《智慧树知道网课《数字电子技术山东联盟山东建筑大学》课后章节测试满分答案Word格式.docx》由会员分享，可在线阅读，更多相关《智慧树知道网课《数字电子技术山东联盟山东建筑大学》课后章节测试满分答案Word格式.docx（42页珍藏版）》请在冰豆网上搜索。
二值逻辑是用0、1来表示事物的大小关系。
4
逻辑变量的取值，１比０大。
5
格雷码具有任何相邻码只有一位码元不同的特性。
6
【单选题】
十进制数24转换为二进制数，结果为。
10100
10010
C.
1100
D.
11000
7
8421BCD码00010111表示的十进制数是。
23
17
13
27
8
事件的全部条件都满足事件才发生，表示的是逻辑。
非
或
与
与非
9
逻辑函数的真值表、逻辑函数表达式、逻辑图、波形图及卡诺图之间可以相互转换。
10
逻辑函数的输入全部为0时，输出为1，表示的是逻辑。
或非
第二章测试
（20分）
真值表和卡诺图都具有唯一性。
已知下列结果中正确的是。
Y＝A
Y＝A＋B
Y＝B
一个3输入表决电路，只有3个输入都为0，输出才为1，则该电路的逻辑关系是。
函数F（A,B,C）=AB+BC+AC的最小项表达式为。
F（A,B,C）=∑m（0，2，3，4）
F（A,B,C）=∑m（2，4，6，7）
F（A,B,C）=∑m（0，2，4）
F（A,B,C）=∑m（3，5，6，7）
若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。
【多选题】
逻辑函数的卡诺图如图所示，其最简表达式为
下列逻辑表示式正确的是。
第三章测试
以下电路中常用于总线应用的有：
三态门
CMOS与非门
OD门
OC门
在CMOS逻辑门中，为实现“线与”，应选用：
与非门
异或门
标准CMOS电路74HC系列的电源电压值是：
4.75V～5.25V
2V～5.5V
2V～6V
3V～18V
CMOS数字集成电路与TTL数字集成电路相比突出的优点是：
电源范围宽
微功耗
高抗干扰能力
高速度
对于TTL与非门闲置输入端的处理，可以：
与有用输入端并联
通过电阻3kΩ接电源
接地
接电源
三态门输出高阻状态时，正确的说法是：
测量电阻指针不动
用电压表测量指针不动
相当于悬空
电压不高不低
CMOS电路OD门（漏极开路门）的输出端可以直接相连，实现线与。
集成与非门的扇出系数反映了该与非门带同类负载的能力
对CMOS与非门电路，其多余输入端正确的处理方法是
悬空
通过电阻接电源
通过小电阻接地
通过大电阻接地
在不影响逻辑功能的情况下，CMOS或非门的多余端可：
接高电平
不确定
接低电平
第四章测试
下列不属于组合逻辑电路的是。
全加器
译码器
计数器
编码器
数据分配器的作用相当于。
双刀双掷开关
多输入单刀多掷开关
多输出单刀多掷开关
16位输入的二进制编码器，其输出二进制代码位数有位。
128
256
一个具有n个地址端的数据选择器的功能是。
2n选1
n选1
（2n－1）选1
组合逻辑电路任意时刻的稳态输出，与输入信号作用前电路原来状态有关。
译码器、数据选择器都可以用来实现逻辑函数。
在两个1位二进制数相加时，考虑低位进位的相加，称为半加器。
用一位数值比较器设计多位数值比较器的原则：
当高位（A1、B1）不相等时，两数的比较结果由位比较的结果决定
高位
最低位
低位
最高位
第五章测试
锁存器和触发器都是双稳态电路。
锁存器是一种对脉冲敏感的存储单元电路。
上升沿Ｄ触发器在输入Ｄ=１时，输入时钟脉冲ＣＰ上升沿后，触发器只能翻到１状态。
时序电路的输出状态仅与此刻输入变量有关。
N个触发器可以构成能寄存位二进制数码的寄存器。
N+1
2N
N-1
N
对于T触发器，若现态Qn=0，欲使次态Qn+1=1，应使输入T=。
Q
或非门构成的基本RS锁存器的输入S=1、R=0，当输入S变为0时，触发器的输出将会。
置1
置0
保持
满足特性方程的触发器称为。
T/触发器
T触发器
JK触发器
D触发器
为实现将JK触发器转换为D触发器，应使。
J=K=D
欲使JK触发器按Qn+1=0工作，可使JK触发器的输入端。
J=K=0
J=K=Q
J=K=1
第六章测试
下列逻辑电路中,不属于时序逻辑电路的是（）
寄存器
移位寄存器
用5只触发器组成计数器，其最大计数模为（）
32
25
使用74161异步清零功能实现13进制计数器，应在（）状态清零。
1101
1110
1011
用触发器设计一个20进制的计数器，至少需要（）个触发器。
3个触发器可以构成能寄存（）位二进制数码的寄存器。
一个4位的二进制加计数器，由0000状态开始，经过10个时钟脉冲后，此计数器的状态为（）
1001
1010
使用74161同步置数功能实现12进制计数器，计数器从0000状态开始计数，应在（）状态完成置数。
米利型时序逻辑电路的输出是（）
只与输入有关
与输入和电路当前状态均有关
与输入和电路当前状态均无关
只与电路当前状态有关
如图所示时序逻辑电路，实现的逻辑功能为（）
3位异步二进制减计数器
3位同步二进制减计数器
3位异步二进制加计数器
3位同步二进制加计数器
同步时序电路的是指由相同类型的触发器组成的时序逻辑电路。
第七章测试
RAM的扩展可分为字长、字数扩展两种。
一个容量为1K×
8的存储器有个存储元。
8000
800
8K
可编程ROM分为PROM、EPROM和EEPROM。
RAM分为固定RAM和可编程RAM。
ROM和RAM掉电数据不丢失。
已知某静态RAM芯片的存储容量为32K×
8位，它有条地址线。
16
15
随机存取存储器具有功能。
只读
不可读写
读写
只写
第八章测试
555定时器构成的多谐振
升级会员 