毕业设计58VGA显示控制模块硬件及软件设计.docx

毕业设计58VGA显示控制模块硬件及软件设计.docx

《毕业设计58VGA显示控制模块硬件及软件设计.docx》由会员分享，可在线阅读，更多相关《毕业设计58VGA显示控制模块硬件及软件设计.docx（29页珍藏版）》请在冰豆网上搜索。

毕业设计58VGA显示控制模块硬件及软件设计

摘要

本文设计了一个基于VHDL的VGA显示控制模块，通过FPGA控制图像信号与时序信号，软件的开发环境是ALTERA公司的QuartusII6.0。

设计运用VHDL语言编程，配置加载FPGA芯片，经FPGA处理，信号通过D/A转换器（电阻分压与ADV7123视频D/A转换两套方案），由VGA接口输出。

设计的主控制器采用ALTERA公司的ACEXEP1K30TC144-3芯片，通过GW48系列SOPC/EDA实验箱调试，完成整个系统实验。

关键词：

FPGA；VHDL；VGA

Abstract

ThispaperdescribesthedesignofVGAdisplayandcontrolmodulewhichbasedonVHDL.ImagesignalandschedulesignalwerecontrolledbyFPGA.SoftwaredevelopmentenvironmentisAltera'sQuartusII6.0.ThisdesignusingVHDLlanguageprogramming,loadingFPGAconfiguration,theFPGA,signalthroughD/AConverter（resistancepressureandADV7123videoDACtwooptions）,thenoutputfromtheVGAinterface.ACEXEP1K30TC144-3chipofALTERACompanyhasbeenadaptedinthedesignofthemaincontroller.DebuggingprogramthroughGW48SeriesSOPC/EDAExperimentBox,thewholesystemwillbecompletedexperiment.

.

Keywords：

FPGA；VHDL；VGA

前言

随着大规模集成电路技术的发展及电子产品市场运作节奏的进一步加快，现代电子设计技术已迈入一个全新的阶段。

电子器件及其技术的发展将更多地趋向于支持EDA（ElectronicDesignAutomation），借助VHDL语言，硬件设计与软件设计技术得到了有机的融合。

可编程逻辑器件FPGA（FieldProgrammableGateArray）和CPLD（ComplexProgrammableLogicDevice）由于具有开发简单、静态可重复编程和动态在系统编程的特点，已经成为当今应用最广泛的两类可编程专用集成电路（ASIC）。

随着电子技术的迅猛发展，速度更快、集成度更高的FPGA不断出现，随着结构和工艺的改进，FPGA芯片上包含的资源越来越丰富，可实现的功能越来越强，这使得FPGA在电子电路设计中扮演的角色越来越重要。

本文描述了基于VHDL的VGA显示控制模块的设计，具体内容如下：

1．第一章绪论介绍了FPGA的特点及设计所做的工作。

2．第二章介绍了硬件电路的设计，包含4个功能模块。

3．第三章讲解了软件的设计，简单介绍了QuartusII及VHDL语言，着重讲解了程序设计方案。

4．第四章介绍了软件调试的方法。

5．第五章是本次设计的结论与展望。

由于时间仓促，加之水平有限，文中的缺点和不足之处在所难免，敬请批评指正。

第1章绪论

第1．1节应用背景

图像处理是信号与信息处理学科的一个重要组成部分，也是诸多计算机领域中最为活跃的领域之一。

随着计算机、集成电路等技术的飞速发展，数字系统的设计正朝着速度快、容量大、体积小、重量轻的方向发展。

推动该潮流迅猛发展的引擎就是日趋进步和完善的ASIC设计技术。

ASIC具有高集成度、高性能、高可靠性、高保密性及成本低、开发工具先进等优点，基于它们的优点，可编程ASIC，特别是高密度可编程ASIC近年来发展迅速，已经在国内外计算机硬件、工业控制、智能仪表、数字电路系统、航空航天设备等领域得到了广泛应用。

大规模可编程逻辑器件CPLD是将多个可编程阵列逻辑器件集成到一个芯片，具有类似PAL的结构；FPGA具有类似门阵列的结构，这两类器件都具有用户可编程特性。

CPLD和FPGA在图像领域有着广泛的应用，他们的功能有：

形成图像处理器的外围接口与控制，形成图像的通道，完成数字图像的编码，产生专用的图形等。

第1．2节设计思路

在许多图像处理系统中，需要将经过处理的图像显示出来，如果采用传统的办法将图像数据传回电脑并通过显示器显示出来，那么在传输的过程中就需要嵌入式系统的CPU不断的对所传输的图像数据信号进行控制，这样就造成了CPU资源的浪费，同样系统还需要依赖电脑，降低了系统的灵活性。

如果采用FPGA对显示器的VGA接口进行设计，数据流只需要在整个系统的内部流动，而不需要依靠计算机，实现了系统的最小化，大大减少了电路板的尺寸，增强了系统的可靠性和设计的灵活性。

VGA是计算机显示器常见的显示标准，VGA接口是LCD液晶显示器、CRT显示器的标准接口，通过VGA控制LCD、CRT可以使整个系统变得小巧和便携，使得应用的范围大大扩展。

在这次的设计实验中，正是需要把预设的图像实时地直接地显示出来，以验证设计的正确性，从而满足各种不同应用设计的需要。

第1．3节设计工作

本设计主要采用软硬件结合的方式，实现将预置的图像或动画在VGA（640*480）显示器上正确显示的功能。

主要工作有：

1．软件设计，在QuartusⅡ环境下，运用VHDL硬件描述语言编程，包括初始化模块设计，控制器模块设计，VGA时序模块设计。

2．程序设计完成后，进行测试，所有的硬件测试先在GW48系列SOPC/EDA实验箱上完成，使其能够满足设计要求。

3．在实验箱调试正确，满足要求后，进行拓展的硬件设计，包括：

系统的整体结构设计，电路原理图设计和PCB电路板设计三大部分。

第2章硬件电路设计

第2．1节系统总体结构框架

一、系统的硬件电路在GW48系列SOPC/EDA实验箱上完成，实现FPGA对VGA显示器的控制，实现8位色输出。

结构示意图如下：

图2.1实验箱实现的硬件结构示意图

实验箱的内部结构是相当复杂的，本系统中用到的是：

一块FPGA核心板，板上有ACEXEP1K30TC144-3芯片及其外围电路；D/A转换电路；VGA接口电路。

通过计算机编程，将图像数据与时序信号一同下载进入FPGA，经过FPGA的处理，再通过D/A转换电路，完成数字信号向模拟信号的转换，最后由VGA接口输出，在CRT显示器上显示图像。

二、在实验箱上完成设计后，我又设计制作了电路板加以拓展，以代替实验箱。

专用电路板设计的目的是丰富图像显示的色彩，增强图像的还原能力，使系统的功能更加强大。

系统由FPGA主控制器，电源模块，D/A转换模块（分两套方案），显示接口模块组成。

其结构示意图如下：

图2.2拓展电路硬件结构示意图

输入部分：

（1）由计算机进行软件编程，设计专门的图像数据，将其与时序信号一同下载送入FPGA。

（2）在第一种方案实现的情况下，我们还构想了另一种方案，就是将图像数据事先用烧写器存入EEPROM，当系统工作时，根据时序将存储器中的数据送入FPGA，这种方法可以使图像信息更加丰富。

这个方案还处于构思阶段，还没有实施，有待今后进一步拓展。

输出部分：

在FPGA里将通过软件的方法构造的行、场同步信号和点时钟信号送到地址发生器中，产生所需要的控制帧存储器的地址信号，同时把采集处理后的数字图像信息输入到实验箱上的D/A转换电路，经数模转换后从VGA接口输出。

以下两套拓展方案是分开工作的，通过连接到VGA接口的插针进行选择。

（1）方案一将4位图像数据信号送入电阻分压网络，它起到一个D/A转换的作用，最终将数字图像信号送入VGA接口。

（2）方案二以同样的方法将R、G、B三基色10位信号送入ADV7123，ADV7123把数字图像信号D/A转换后送入VGA接口。

第2．2节主控制器硬件模块

一、ACEX1K系列芯片介绍

图像处理系统往往需要庞大的处理器阵列、存储器模块和通讯网络，大规模集成电路正好可以解决这些问题。

因此，本设计选用ALTERA公司的ACEX1K系列芯片，此系列的产品不但具有高性能、高密度和非常大的灵活性，还具有改进的结构、先进的处理技术、现代化的开发工具以及多个宏功能模块可选用等优点。

ACEX1K是2000年推出的2.5V低价格SRAM工艺PLD（FPGA），其结构中带嵌入式存储块EAB，部分型号带PLL，且每个嵌入式存储块EAB的容量均为4KB。

ACEX1K器件的特点是将查找表LUT和EAB相结合，提供了效率高而又廉价的结构。

基于LUT的逻辑对数据路径管理、寄存器强度、数学计算或数字信号处理DSP的设计提供优化的性能和效率，而EAB可实现RAM、ROM、双口RAM或FIFO功能。

这使得ACEX1K适合于复杂逻辑及存储器功能，如数字信号处理、数据路径管理、数据变换和微处理器等各种高性能通信应用。

基于可重构CMOSSRAM单元，ACEX1K结构具有实现一般门阵列宏功能需要的所有特征，相应的多引脚提供与系统元器件的有效接口。

先进的处理功能和2.5V低电压要求，使得ACEX1K器件满足廉价、高容量的应用需要。

每个ACEXIK器件包含一个实现存储器及特殊逻辑功能的增强型嵌入式阵列和一个实现一般逻辑的逻辑阵列。

嵌入式阵列由一系列EAB组成，每个EAB提供4096位。

逻辑阵列由逻辑阵列块LAB组成，八个可编程逻辑块，如八位计数器、地址译码器或状态机，或跨LAB进行组合以建立更大的逻辑块。

每个LAB代表大约96个可用逻辑门。

图2.3EP1K30TC144-3芯片

本系统就是选用了ALTERA公司的ACEX1K系列的EP1K30TC144-3芯片，它具有144个引脚，其中102个I/O通信口。

在本次的基于VHDL的VGA显示控制模块设计中，电阻分压网络共用12个I/O通信口，ADV7123D/A转换器共用30个I/O通信口，存储器模块共用26个I/O通信口。

引脚的配置及功能分配情况如下：

引脚号

引脚名称

功能

10,13,18,20

PIO2,4,6,8

电阻网络R0~R3

22,26,28,30

PIO10,12,14,16

电阻网络G0~G3

32,36,38,41

PIO18,20,22,24

电阻网络B0~B3

87,89,91,95,97,

110,112,114,117,119

PIO40,42,44,46,48,

78,74,72,70,68

ADV7123R9~R0

9,12,17,19,21,23,27,29,31,33

PIO1,3,5,7,9,11,13,15,17,19

ADV7123G9~G0

37,39,42,65,68,70,73,79,81,83

PIO21,23,25,26,28,30,32,34,36,38

ADV7123B9~B0

72,67,111,116,14,141,8,11,113,

109,78,69,143,118,138,140,137,7

PIO31,27,75,71,77,63,0,76,73,

79,33,29,66,69,61,62,60,67

W27C02-70地址线A0~A17

82,88,92,98,96,90,86,80

PIO37,41,45,49,47,43,39,35

W27C02-70数据线Q7~Q0

142

PIO64

行同步信号HS

143

PI