信号完整性分析基于Hyperlynx的串扰仿真与分析西安电子科技大学.docx
《信号完整性分析基于Hyperlynx的串扰仿真与分析西安电子科技大学.docx》由会员分享，可在线阅读，更多相关《信号完整性分析基于Hyperlynx的串扰仿真与分析西安电子科技大学.docx（23页珍藏版）》请在冰豆网上搜索。
信号完整性分析基于Hyperlynx的串扰仿真与分析西安电子科技大学
信号完整性分析
基于Hyperlynx的串扰仿真与分析
学号：
1400030011
姓名：
学院：
研究生院
时间：
2014.12.25
在当今飞速发展的电子设计领域，高速化和小型化已经成为设计的必然趋势。
与此同时信号频率的提高，电路板的尺寸变小，布线密度加大、板层数增多而导致的层间厚度减小等因素则会引起各种信号完整性问题。
在所有的信号完整性问题中，串扰现象是非常普遍的。
串扰可能出现在芯片内部，也可能出现在电路板、连接器、芯片封装以及线缆上。
本文将剖析在高速PCB板设计中信号串扰的产生原因，运用HyperLynx仿真软件分析其抑制和改善的方法对串扰进行仿真分析，通过拉大线距、减小介质层厚度、增加端接等方法，分析相关因素对串扰的影响，从而达到减小串扰的目的。
第一部分串扰理论
1引言
信号完整性是指电路系统中信号的质量，如果在要求的时间内，信号能不失真地从源端传送到接收端，就称该信号是完整的。
它包括反射、串扰和时序等方面,其中串扰是保证信号完整性设计时重点考虑的方面。
随着系统时钟频率的提高、电路板尺寸变小、布线密度加大以及信号跳变沿不断缩短，信号完整性问题日益突出。
因为它直接影响到系统性能，所以信号完整性已经成为高速数字PCB设计必须关心的问题之一。
信号串扰是高速设计所面临的信号完整性问题中的一个重要内容,串扰是造成电路功能错误的一个主要原因。
如果能在验证时发现串扰引起的错误,可以通过重新布线或重新设计加以去除。
然而,重复设计在许多情况下是被禁止的,因为这意味着成本的提高,研发周期的增加。
仿真已成为高速信号设计的必要手段。
根据仿真结果,获得最佳解决方案,以达到设计目标。
串扰是芯片上走线之间的寄生耦合，在数字设计中普遍存在，有可能出现在芯片、PCB板、连接器、芯片封装和连接器电缆等器件上。
随着技术的发展，消费者对产品的要求越来越向小而快发展，如果串扰超过一定的限度就会引起电路的误触发，导致系统无法正常工作，所以必须更加注意数字电路系统中的串扰现象。
因此，了解串扰的机理以及如何在设计中避免就显得非常重要。
2串扰产生的机理
串扰是信号在传输线上传播时，由于电磁耦合而在相邻的传输线上产生不期望的电压或电流噪声干扰，信号线的边缘场效应是导致串扰产生的根本原因。
这种干扰是由于信号线之间的耦合，即信号线之间互感和互容耦合引起的。
感性耦合产生耦合电压，容性耦合则引发耦合电流。
如图1-1所示，假设位于A点的驱动器是干扰源，而位于D点的接受器为被干扰对象，那么驱动器A所在的传输线被称之为干扰源网络或侵害网络（Aggressor），相应的接收器D所在的传输线网络被称之为静态网络或受害网络。
静态网络靠近干扰源一端的串扰称为近端串扰（也称后向串扰），而远离干扰源一端的串扰称为远端串扰（或称前向串扰）。
串扰按产生机理分为电感性和电容性，同时按串扰在被干扰线上产生的位置分为前向串扰与后向串扰。
图1-1两条传输线的耦合
2.1感（容）性串扰
当干扰线上有一个由低到高变化的信号从源端传向负载端时，干扰线上的分布电感（容）会产生一个时变磁（电）场，被干扰线将包括在这个磁（电）场里面。
因此，变化的磁（电）场在被干扰线上产生感应电压（电流）。
图1-2、图1-3中，Tr是信号的跳变时间，Tof是传输线延时。
图1-2电容耦合串扰
图1-3电感耦合串扰
这个感应电流（电压）分别向被干扰线的近端和远端2个方向传播，朝近端传播的串扰称为近端串扰（也称后向串扰）；另一个向远端传播的串扰称为远端串扰（也称前向串扰）。
2.2向前串扰
随着信号不断前移，被干扰线上前向串扰与信号以相同的速度向前移动，因此各串扰点感应的前向串扰噪声是不断叠加的。
同时，串扰只产生于信号变化的时刻,前向脉冲的持续时间等于干扰信号的跳变时间。
因此，前向串扰表现为一个尖端脉冲。
2根线的串扰长度越长，脉冲的峰值越大。
当信号经过干扰线时,时变的电场在被干扰线上产生一个极性和原信号相同的容性串扰电压,而时变的磁场产生一个极性相反的感性串扰电压。
因此,对于前向串扰,表现为容性串扰和感性串扰的互相抵消,当两者的串扰长度相同时，前向串扰完全消失。
实际中很少有容性和感性串扰完全抵消的情况，但在许多串扰环节里，前向串扰确实相当小，而后向串扰是考虑的重点。
2.3向后串扰
后向串扰产生的机制和前向串扰相同，但它与前向串扰之间存在一些不同点。
由于后向串扰与干扰信号的方向相反，因此各串扰点的噪声是源源不断的回到近端的，表现为一个长脉冲。
后向串扰从信号离开源端开始，经过Tof，信号到达负载端，此时该串扰点产生的后向串扰还要经过一个Tof才能回到近端。
因此，后向串扰的脉冲宽度等于两倍的串扰线的延时。
后向串扰的容性和感性部分具有相同的极性，与干扰信号的极性相同,因此它们相互叠加而不是抵消。
当传输线延时大于的1/2tr时,后向串扰达到峰值，串扰电压峰值将不随传输线长度的增加而增大，即后向串扰达到饱和。
2.4向后串扰的饱和
只有跳变的信号产生串扰，并且后向串扰持续的时间为2Tof。
因此，如果在2倍的传输线延时内信号跳变沿的最后一部分还没有开始传输（tr>2Tof），那么后向串扰将达不到它的峰值。
所以，当传输线的延时小于1/2tr时，增加传输线，后向串扰随之增加。
实际上，传输线的饱和长度即是1/2的信号上升时间。
3串扰导致的几种影响
在高速、高密度PCB设计中一般提供一个完整的接地平面，从而使每条信号线基本上只和它最近的信号线相互影响，来自其它较远信号线的交叉耦合是可以忽略的。
尽管如此，在模拟系统中，大功率信号穿过低电平输入信号或当信号电压较高的元件（如TTL）与信号电压较低的元件（如ECL）接近时，都需要非常高的抗串扰能力。
在PCB设计中，如果不正确处理，串扰对高速PCB的信号完整性主要有以下两种典型的影响。
3.1串扰引起的误触发
信号串扰是高速设计所面临的信号完整性问题中一个重要内容，由串扰引起的数字电路功能错误是最常见的一种。
图1-4是一种典型的由串扰脉冲引起的相邻网络错误逻辑的传输。
干扰源网络上传输的信号通过耦合电容，在被干扰网络和接收端引起一个噪声脉冲，结果导致一个不希望的脉冲发送到接受端。
如果这个脉冲强度超过了接收端的触发值，就会产生无法控制的触发脉冲，引起下一级网络的逻辑功能混乱。
图1-4串扰噪声导致相邻网络的逻辑错误
3.2串扰引起的时序延时
在数字设计中，时序问题是一个重要考虑的问题。
图1-5显示了由串扰噪声引起的时序问题。
图下半部分是干扰源网络产生的两种噪声脉冲（Helpful）。
图1-5串扰噪声导致的延时glitch和Unhelpfulglitch），当噪声脉冲（helpfulglitch）叠加到被干扰网络，就引起被干扰网络信号传输延时减少；同样，当噪声脉冲（Unhelpfulglitch）叠加到被干扰网络时，就增加了被干扰网络正常传输信号的延时。
尽管这种减少网络传输延时的串扰噪声对改善PCB时序是有帮助的，但在实际PCB设计中，由于干扰源网络的不确定性，这种延时是无法控制的，因而对这种串扰引起的延时必须要加以抑制。
图1-5串扰噪声导致的延时
4传输模式和串扰
4.1不同模式下的串扰
1）奇模（oddmode）。
当2根耦合的传输线相互之间的驱动信号幅值相同但相位相差180度的时候，称为奇模传输模式。
由于2线间总是存在电位差，此时电场耦合加强，互容增加，等效电容增大。
又因为电流流向总是相反，产生的磁场总是相互抵消，所以磁场耦合减弱，互感减小，等效电感减小。
图1-6为奇模下的电磁场分布图。
图1-6奇模下的电磁场分布
2）偶模（evenmode）。
当2条耦合传输线上驱动信号的幅度与相位都相同时，称为偶模传输模式。
与奇模传输模式的分析类似，可知此时电场耦合减弱，磁场耦合增强。
互容减小，互感增加，等效电容变小，等效电感增大，图1-7为偶模下的电磁场分布。
图1-7偶模下的电磁场分布
4.2偶模传输线的匹配
在奇/偶模激励方式下，具有3个电阻的π型和T型网络都能很好匹配一对耦合传输线并防止反射。
1）π型匹配网络。
参照图1-8，电阻R1，R2，和R3必须进行合适地选择以匹配奇/偶模时的传输。
图1-8耦合传输线的π终端匹配
偶模激励时，V1=V2，所以R3没必要使用，R1=R2=偶模阻抗值；
奇模激励时，V1=-V2，R3分为2个大小为1/2R3的串联电阻，两电阻中间为虚拟交流地。
2）T型匹配网络。
另外一个能够同时解决奇/偶模匹配的方法是使用T型电阻网络，如图1-9所示。
图1-9耦合传输线的T终端匹配
偶模激励时，V1=V2，将R3等效为2R3的并联，则R1（R2）+2R3=偶模阻抗；
奇模激励时，V1=-V2，可以认为R1（R2）与R3相连的中心点为交流AC地，由R1、R2进行奇模R匹配，则R1=R2=奇模阻抗。
5串扰的避免
串扰在很多设计中都会出现，而且会破坏系统的性能。
这里给出一些关于减少串扰的基本规则，在实际设计中，遵循这些规则，可以在很大程度上改善串扰。
●在布线空间允许的条件下，加入端接匹配可以减小或消除反射，从而减小串扰。
●在情况允许的情况下，尽量增大走线之间的距离，运用3W规则，即保证线间距不能小于走线的线宽，并且不要走平行长线。
●地平面和传输线之间的距离应保持在0.254mm（10mils）之内。
尽量使传输线紧密地与地平面进行耦合，减少对临近信号线的干扰。
●差分信号要保持相同间距和长度走线，即等长平行线。
在多层板设计中，层间距尽可能小，尽量错开层间的平行线，保持足够的距离。
第二部分Hyperlynx相关介绍
1Hyperlynx介绍
Hyperlynx软件是明导国际公司（MentorGraphics）开发的。
它是业界应用最为普遍的高速PCB仿真工具。
它包含前仿真环境（LineSim），后仿真环境（BoardSim），可以帮助设计者对电路板上频率低至几十兆赫兹，高达千兆赫兹（GHz）以上的网络进行信号完整性（SI）相关问题进行仿真，可以有效地消除设计隐患。
Hyperlynx针对上述串扰等信号完整性问题，从功能上可分为前仿（LineSim）和后仿真（BoardSim）。
（1）LineSim
布线前的仿真尤其是对关键网络的仿真非常重要，LineSim能够优化一套适合当前电路的PCB叠层结构、布线阻抗与高速设计规则（线宽、间距、线长等），从而避免了布局布线时容易出现的错误，大大节省了设计的时间。
（2）BoardSim
布线后的仿真对于确保系统的性能特别重要，BoardSim能够找出系统中出现的过冲、延迟、串扰以及EMI辐射超出设计要求的网络，并能提出非常有效的改进建议，帮助我们快速地排除设计中出现的问题，从而避免了反复修改、制板、调试的工作。
2Hyperlynx安装
Ø下载Hyperlynx安装包，找到安装文件setup.exe，双击进行安装，如下图所示：
Ø选择“InstallProducts”，之后全都选择默认选项，安装路径为“C:
\MentorGraphics”只需点击“Next”就行，出现下边的图表示安装完成。
Ø安装完毕后，将下载安装包内的“MentorKG.exe”拷贝到安装路径“C:
\MentorGraphics”。
Ø进入命令行，在命令行下，输入“cdC:
\MentorGraphics”，进入MentorKG.exe所在路径。
Ø依次运行下面的4句命令，不管提示信息。
1）MentorKG.exe-dllC:
\MentorGraphics\2011.0HL\SDD_HOME\hyperlynx
2）MentorKG.exe-patchC:
\MentorGraphics\2011.0HL\SDD_HOME\hyperlynx
3）MentorKG.exe-ilicense.txt-otest.dat-hd
4）MentorKG.exe-otest.dat-hd
Ø将“C:
\MentorGraphics”目录下生成的“test.dat”拷贝到“c:
\flexlm”，并改名为“license_MentorGraphics.dat”。
Ø设置系统环境变量MGLS_LICENSE_FILE的值设置为“C:
\flexlm\license_MentorGraphics.dat”。
Ø破解完毕，就可以使用了。
点击“开始->程序->MentorGraphicsSDD->HyperLynx8.2->HyperLynxSimulationSoftware”打开HyperLynx8.2软件，程序运行主界面如下。
Ø到这儿，就可以进行串扰仿真了。
3Hyperlynx的应用过程
3.1LineSim的应用过程
Ø第一步：
使用层叠编辑器
在LineSim和BoardSim中均包括一个功能强大的叠层编辑器，使用它可以很简单地对PCB进行叠层设计和修改，以便对信号完整性的控制。
选择工具条上绿色的叠层图标“EditStackup”，将看到一个6层板的叠层结构图以及各层和介质层的参数。
Hyperlynx中默认的为6层板模型，用户可以根据需要添加或是减少层的数目。
也可以在左边的叠层参数窗口中通过改变表中各项参数来改变模型的特性阻抗值。
EditStackup叠层编辑器界面如下图所示：
通过使用叠层编辑器，分析PCB采用的材料、传输线阻抗以及走线宽度之间的关系，其大致关系如下所示。
说明在设计PCB的时候，会确定所用材料，以及大致的层间距和层的厚度（后续设计中如果需要，可以相应调整，同直接影响走线的特征阻抗），根据设计对单信号线其实有两种方法：
1）是由走线的阻抗确定走线的宽度；
2）是由走线的宽度确定走线的阻抗。
Ø第二步：
使用原理图设计
1）针对关键信号网络，尤其走线相当长的网络提取出来仿真，确定其端接形式，解决信号完整性中存在的反射和振荡的问题；
2）针对串扰问题，可根据具体的串扰数值，确定线间的安全距（同层或层间）以及走线与参考平面的距离和串扰线的端接方式；
3）针对高频信号网络，尤其是时钟网络，进行EMI分析，解决其电磁干扰问题对电路带来的影响，确定其走线的长度。
总之，根据设计要求和上述的仿真结果，可以使元件布局更加合理，制定一套布线规则，从而优化设计，节约设计时间。
3.2BoardSim的应用过程
在布线完成之后，应用Hyperlynx载入*.hyp格式的文件。
Ø第一步：
配置
配置PCB的叠层结构和元件模型使用叠层编辑器配置PCB的叠层结构和相关参数；使用模型映射面板，对电路中的元件进行配置模型。
Ø第二步：
全局仿真
根据全局仿真的报告，可找出存在信号完整性问题和EMC问题网络，并指出问题的原因，比如串扰、网络端接问题、走线过长等等情况，并给出了部分修改建议。
Ø第三步：
细节仿真
针对具体的网络存在的问题，可以细致地分析，并根据分析得出解决的方法。
具体可以选择多个或单个问题网络，进行单独仿真，得到仿真报告，以便找出问题所在，找到解决问题的方案；处理掉信号完整性中的问题，以及EMI问题。
最终根据解决的方案修改PCB以达到设计需要。
4设计流程
第三部分基于Hyperlynx的串扰仿真
基于Hyperlynx信号完整性工具对传输线进行的串扰仿真，比较不同情况下的串扰表现。
Ø点击工具条上的图标“NewLineSimFree-FormSchematic”，便可以建立一个新的LineSim原理图，如下图所示。
Ø基本模型如图3-1，驱动器输出为上升沿。
图3-1基本电路模型图
1）基本模型参数如下：
微带线的线宽、线间距均为8mils，耦合长度3inch，介质厚度10mils，驱动采用CMOS3.3V，介质常数4.3，传输线无任何端接。
2）传输线端接。
2条线分别端接大小与特性阻抗相同的电阻。
3）介质厚度不变,增加线间距。
将线间距由8mils改为22mils。
4）线间距不变,减小介质厚度：
将介质层厚度由10mils改为5mils。
Ø传输线各项参数设置。
右键点击传输线符号，选择“EditTypeandValues”，出现如下图对话框，对所选的传输线参数进行设置。
Ø4种情况进行电路仿真后的波形分别如图3-6、图1-7、图1-8、图1-9所示。
图3-2攻击线无端接
图3-32条线分别端接大小与特性阻抗相同的电阻
图3-4介质厚度不变,增加线间距
图3-5线间距不变，减小介质厚度
图3-2中，传输线未采取任何端接方案，由于反射的存在，串扰噪声较大。
将图3-3、图3-4、图3-5分别与图3-2对比可知，对传输线进行端接后，消除反射，减小串扰噪声；同时，增加线间距以及减小介质厚度，均可以改善串扰现象。
因此，串扰与线间距和介质厚度成反比。
Ø我们还可以直观地观察耦合区域之间的电力线和磁力线。
只需在原理图上右击传输线，选择“FieldSolver”页，点击“Start”按钮。
同时，点击“View”按钮，还可以看到阻抗、电磁场耦合参数和耦合线端接等一些具体数值。
其中，蓝色的线代表耦合域之间的电力线，红色的线代表磁力线。
第四部分分析与总结
串扰是信号完整性中的重要问题，直接影响信号质量。
要完全消除串扰是不可能的，我们只能将串扰控制在可以容忍的范围内。
虽然信号的跳变是串扰产生的主要原因，但在实际的设计中，可以通过控制线距，介质材料等各种设计参数，采用不同的传输线，以及布线来有效改善串扰现象。
1串扰最小化
串扰在高速高密度的PCB设计中普遍存在，串扰对系统的影响一般都是负面的。
为减少串扰，最基本的就是让干扰源网络与被干扰网络之间的耦合越小越好。
在高密度复杂PCB设计中完全避免串扰是不可能的，但在系统设计中设计者应该在考虑不影响系统其它性能的情况下，选择适当的方法来力求串扰的最小化。
结合以上的分析与仿真，了解了串扰的特性，总结出以下减少串扰的方法：
1）在情况允许的情况下，尽量增大走线之间的距离，减小平行走线的长度，必要时可采用固定最大平行长度推挤的布线方式（也称jog式走线），即对于平行长度很长的两根信号线，在布线时可以间断式地将间距拉开，这样既可以节省紧张的布线资源，又可以有效地抑制串扰，走线示意图如下图所示。
2）在确保信号时序的情况下，尽可能地选择上升沿和下降沿速度更慢的器件，使电场和磁场变化的速度变慢，从而降低串扰。
3）在设计走线时，应该尽量使导体靠近地平面或电源平面。
这样可以使信号路径与地平面紧密的耦合，减少对相邻信号线的干扰。
在设计层叠时，在满足特征阻抗的条件下，应使布线层与参考平面（电源或地平面）间的介质层尽可能薄，因而加大了传输线与参考平面间的耦合度，减少相邻传输线的耦合。
4）在布线空间允许的条件下，在串扰较严重的两条信号线之间插入一条地线，可以减小两条信号线间的耦合，进而减小串扰。
5）相邻两层的信号层（无平面层隔离）走线方向应该垂直，尽量避免平行走线以减少层间的串扰。
6）由于表层只有一个参考平面，表层布线的电场耦合比中间层的要强，因而对串扰较敏感的信号线尽量布在内层。
7）通过端接，使传输线的远端和近端终端阻抗与传输线匹配，可大大减小串扰的幅度。
串扰是信号完整性中的重要内容，影响系统的时序、降低噪声容限，导致系统无法正常的工作。
介绍了高速电路中串扰产生的机理，并通过仿真对串扰进行分析，得出串扰的大小与影响串扰相关因素的关系，在此基础上提出了一些减小串扰的方法，对于在高速高密度的电路设计中解决串扰问题有一定的指导意义。
实验心得
串扰是信号完整性的四大问题之一，通过实验仿真，一方面，进一步了解传输线串扰对信号完整性的影响，将课本上所学的理论知识，在软件上得以仿真实现；另一方面，也熟悉了仿真软件的使用，为以后的学习奠定了一定的基础。
作为初学者，我只能通过查阅各种各样的资料完成本次实验内容，过程中也遇到了很多问题，但很幸运基本都解决掉了，然而学习探索的过程不能只靠幸运，现在的我很多东西都不够了解，还需要以后更深入的学习。
通过本次实验，我学到了好多课堂上学不到的东西，动手实践能力有了明显的提高。
作为研究生的我们，课堂学习是一部分，更重要的是能够把学到的东西用到实际中。
升级会员 