基于AT89S52单片机的信号发生器设计.docx
《基于AT89S52单片机的信号发生器设计.docx》由会员分享,可在线阅读,更多相关《基于AT89S52单片机的信号发生器设计.docx(39页珍藏版)》请在冰豆网上搜索。
![基于AT89S52单片机的信号发生器设计.docx](https://file1.bdocx.com/fileroot1/2023-4/16/547357f6-ae21-4cda-85f3-01866bb4099f/547357f6-ae21-4cda-85f3-01866bb4099f1.gif)
基于AT89S52单片机的信号发生器设计
第一章绪论
1.1信号发生器现状
信号发生器应用广泛,种类繁多,性能各异,分类也不尽一致。
按照频率范围分类可以分为:
超低频信号发生器、低频信号发生器、视频信号发生器、高频波形发生器、甚高频波形发生器和超高频信号发生器。
按照输出波形分类可以分为:
正弦信号发生器和非正弦信号发生器,非正弦信号发生器又包括:
脉冲信号发生器,函数信号发生器、扫频信号发生器、数字序列波形发生器、图形信号发生器、噪声信号发生器等。
按照信号发生器性能指标可以分为一般信号发生器和标准信号发生器。
前者指对输出信号的频率、幅度的准确度和稳定度以及波形失真等要求不高的一类信号发生器。
后者是指其输出信号的频率、幅度、调制系数等在一定范围内连续可调,并且读数准确、稳定、屏蔽良好的中、高档信号发生器。
信号发生器作为一种常见的应用电子仪器设备,传统的可以完全由硬件电路搭接而成,如采用555振荡电路发生正弦波、三角波和方波的电路便是可取的路径之一,不用依靠单片机。
但是这种电路存在波形质量差,控制难,可调范围小,电路复杂和体积大等缺点。
在科学研究和生产实践中,如工业过程控制,生物医学,地震模拟机械振动等领域常常要用到低频信号源。
而由硬件电路构成的低频信号其性能难以令人满意,而且由于低频信号源所需的RC很大;大电阻,大电容在制作上有困难,参数的精度亦难以保证;体积大,漏电,损耗显著更是其致命的弱点。
一旦工作需求功能有增加,则电路复杂程度会大大增加。
超低频信号发生器是科研、教学、制造业中一种最常用的通用仪器,输出波形一般固定为正弦波、三角波、锯齿波和方波,不能实现有时在实验或工程应用中需要的特殊信号给用户使用带来不便。
虽然目前市场上的高性能的任意信号发生器已经出现,但是价格昂贵,对于一般机电控制的用户而言频带不需要很宽。
所以一种既能满足一定频率和波形性能要求又价格低廉的超低频任意信号发生器就成为了一种需求。
1.2信号发生器的几个发展阶段
从信号发生器的实现看可以简单分为以硬件为核心的电路实现方式和以计算机技术为核心的实现方式。
(1)用硬件电路实现的特点:
可以输出连续的模拟信号,使用频率控制和幅值控制电路实现信号输出调
节,因此输出的波形的频率较高。
但其稳定性和抗干扰能力较差,电路结构复杂。
而且不能实现人机对话和可视操作。
(2)以计算机技术为核心的智能型信号发生器的特点:
随着大规模集成电路和计算机技术的迅速发展,以及人工智能向测控技术的移植和应用,智能仪器仪表技术发展迅速。
智能函数信号发生器与传统的模拟函数信号发生器相比,具有以下几个明显特点:
一是利用微机控制键盘和显示。
键盘和显示是智能信号发生器区别于传统信号发生器在面板设计上最突出的特点。
由于采用美观方便的按键操作代替了传统的开关或旋钮,避免了手动控制带来的人为误差。
由于采用具有显示信息量大优点的液晶显示器LCD,大大增强了操作者和微处理器之间的对话能力。
二是强大的输出能力。
由于采用了由仪器内微处理器控制而生成所需新波形的技术,即直接数字合成技术(DirectDigitalFrequencySynthesizer),导致普通的智能信号发生器能产生多种函数的周期性波形,大大拓展了仪器的输出能力。
三是自检、自诊断功能。
这是智能信号发生器区别于传统信号发生器的重要特征之一。
能够及时和准确地确知仪器故障发生的部位和特征,不仅大大方便了维修,而且保证了输出的可靠性。
四是自校和自修正。
对于智能化仪器来说,这也许是最重要的作用,它意味着在相同或更低性能的硬件条件下,仪器指标能够达到更高的水平,即实现了高的性能价格比。
另一方面,微处理器的加入使以前由硬件电路很难或根本办不到的事成为可能。
五是远地输入输出能力。
仪器配有标准接口,可纳入自动测试系统中工作。
1.3单片机在低频信号发生器中的应用及其特点
当今是科学技术及仪器设备高度智能化飞速发展的信息社会,电子技术的进步,给人们带来了根本性的转变。
现代电子领域中,单片机的应用正在不断的走向深入,这必将导致传统控制与检测技术的日益革新。
单片机构成的仪器具有高可靠性、高性能价格比,在智能仪表系统和办公自动化等诸多领域得以极为广泛的应用,并走入家庭,从洗衣机、微波炉到音响汽车,处处可见其应用。
因此,单片机技术开发和应用水平已逐步成为一个国家工业发展水平的标志之一。
一块单片机芯片就是一台计算机。
由于单片机的这种特殊的结构形式,在某些特殊应用领域中,它承担了大中型计算机和通用微型计算机无法完成的一些工作。
使其具有很多显著的优点和特点,因此在各个领域中都得到了迅猛的发展。
单片机的特点归纳起来有以下几个方面。
(1)具有优异的性能价格比
单片机尽可能地把应用所需的存储器,各种功能的I/O接口集成在一块芯片内,因而其性能很高,而价格却相对较低廉,即性能价格比很高。
(2)控制功能强
单片机体积虽小,但“五脏俱全”,它非常适用于专门的控制用途。
为了满足工业控制要求,一般单片机的指令系统中有极丰富的转移指令,I/O口的逻辑操作指令以及位操作指令。
其逻辑控制功能及运行速度均高于同一档次的微机。
(3)集成度高、体积小、可靠性高
单片机把各种功能部件集成在一块芯片上,因而集成度高,均为大规模或超大规模集成电路。
又内部采用总线结构,减少了芯片之间的连线,这大大提高了单片机的可靠性与抗干扰能力。
同时,对于强磁场环境易于采取屏蔽措施,适合于在恶劣环境下工作。
单片机具有体积小、成本低,性能稳定、使用寿命长等特点。
其最明显的优势就是可以嵌入到各种仪器、设备中,这是其他计算机和网络都无法做到的。
(4)低电压、低功耗
单片机大量用于携带式产品和家用消费类产品,低电压和低功耗尤为重要。
目前,许多单片机已可在2.2V电压下运行,有的已能在1.2V或0.9V下工作,功耗降至μA级,一粒钮扣电池就可长期使用。
利用单片机采用程序设计方法来产生低频信号,其下限频率很低。
具有线路相对简单,结构紧凑,价格低廉,频率稳定度高,抗干扰能力强,用途广泛等优点,并且能够对波形进行细微调整,改良波形,使其满足系统的要求。
只要对电路稍加修改,调整程序,即可完成功能升级。
这里介绍一种采用AT89S52单片机和一片DAC0832数模转换器做成的数字式低频信号发生器,它的特点是价格低、性能高,在低频范围稳定性好、操作方便、体积小、耗电少等。
信号发生器与其它相比还具有如下优点:
①较分立元件信号发生器而言,具有频率高,工作稳定,容易调试等特性;②较专用DDS芯片的信号发生器而言,具有结构简单,成本低等特性。
第二章系统设计
2.1系统方案的比较
2.1.1选题论证
本文是做基于单片机的信号发生器的设计,将采用编程的方法来实现三角波、锯齿波、矩形波、正弦波的发生。
根据设计的要求,对各种波形的频率和幅度进行程序的编写,并将所写程序装入单片机的程序存储器中。
在程序运行中,当接收到来自外界的命令,需要输出某种波形时再调用相应的中断服务子程序和波形发生程序,经电路的数/模转换器和运算放大器处理后,从信号发生器的输出端口输出。
制作低频信号发生器可以用一片DAC0832来实现,它可以分为单极性和双极性。
而本项目选择了单片双极性。
之所以选单片双极性是因为其精度高,滤波好,抗干扰效果好。
2.1.2方案选择
方案一:
采用单片函数发生器(如8038),8038可同时产生正弦波、方波等,而且方法简单易行,用D/A转换器的输出来改变调制电压,也可以实现数控调整频率,但产生信号的频率稳定度不高。
方案二:
AT89S52芯片中每一路模拟输出与DAC0832芯片相连,构成多个DAC0832同步输出电路,输出波形稳定,精度高,但是第二级DAC0832输出,发生错误并且电路连接复杂。
方案三:
AT89S52芯片中只有一路模拟输出或几路模拟信号非同步输出,这种情况下CPU对DAC0832执行一次写操作,则把一个数据直接写入DAC寄存器,DAC0832的输出模拟信号随之对应变化。
输出波形稳定,精度高,滤波好,抗干扰效果好,连接简单,性价比高。
因此我们设计中采用方案三。
2.2芯片选择模块
方案一:
AT89S52单片机是一种高性能8位单片微型计算机。
它把构成计算机的中央处理器CPU、存储器、寄存器、I/O接口制作在一块集成电路芯片中,从而构成较为完整的计算机。
同时,为什么选AT89S52而不选用AT89C51,那是因为AT89S52相对于AT89C51更强大,S52增加的新功能包括:
(1)性能有了较大提升,价格基本不变,甚至比89C51更低!
(2)ISP在线编程功能,这个功能的优势在于改写单片机存储器内的程序不需要把芯片从工作环境中剥离。
是一个强大易用的功能。
(3)最高工作频率为33MHz,大家都知道89C51的极限工作频率是24M,就是说S51具有更高工作频率,从而具有了更快的计算速度。
(4)具有双工UART串行通道。
(5)内部集成看门狗计时器,不再需要像89C51那样外接看门狗计时器单元电路。
(6)双数据指示器。
(7)电源关闭标识。
方案二:
C8051F005单片机是完全集成的混合信号系统级芯片,具有与AT89S52兼容的微控制器的内核,与MCS-51指令集完全兼容。
除了具有标准AT89S52的数字外设部件之外,片内还集成了数据采集和控制系统中常用的模拟部件和其他数字外设及功能部件。
方案选择:
方案二中C8051F005芯片系统内部结构复杂,不易控制,芯片成本高,对于本系统而言利用率低,AT89S52芯片简单易控制,性能稳定,因此采用方案一。
2.3系统设计要求及参数
基本要求:
1.能产生正弦波、三角波、方波、锯齿波;
2.频率控制通过按键调整。
3.频率参数:
正弦波10-100Hz
方波10-100Hz
三角波10-100Hz
梯形波10-100Hz
第三章硬件电路的设计
3.1系统框图
图3-1低频信号发生器系统框图
数字信号可以通过数/模转换器转换成模拟信号,因此可通过产生数字信号再转换成模拟信号的方法来获得所需要的波形。
89S52单片机本身就是一个完整的微型计算机,具有组成微型计算机的各部分部件:
中央处理器CPU、随机存取存储器RAM、只读存储器ROM、I/O接口电路、定时器/计数器以及串行通讯接口等,只要将89S52再配置键盘及其接口、显示器及其接口、数模转换及波形输出、指示灯及其接口等四部分,即可构成所需的波形发生器
低频信号发生器系统主要由CPU、D/A转换电路、基准电压电路、电流/电压转换电路、按键和波形指示电路、电源等电路组成。
89S52是整个波形发生器的核心部分,通过程序的编写和执行,产生各种各样的信号,并从键盘接收数据,进行各种功能的转换和信号幅度的调节。
当数字信号经过接口电路到达转换电路,将其转换成模拟信号也就是所需要的输出波形。
其工作原理为当分别每按下按键一次就会分别出现方波、锯齿波、三角波、正弦波,并且有数码管会指示是那种波形序号,另外,发光二极管发光说明系统处于工作状态。
3.2资源分配
软、硬件设计是设计中不可缺少的,为了满足功能和指标的要求,资源分配如下
1.晶振采用12MHZ;
2.内存分配
P2口与DAC0832的DI0-DI7数据输入端相连。
P2口用来控制DAC0832的输入寄存器选择信号CS、输入寄存器写选通信号WR1及DAC寄存器写选通信号WR2和数据传送信号XFER。
3.3AT89S52功能特性概述
AT89S52是一个低功耗,高性能CMOS8位单片机,片内含4kBytesISP(In-systemprogrammable)的可反复擦写1000次的Flash只读程序存储器,器件采用ATMEL公司的高密度、非易失性存储技术制造,兼容标准MCS-51指令系统及80C51引脚结构,芯片内集成了通用8位中央处理器和ISPFlash存储单元,功能强大的微型计算机的AT89S52可为许多嵌入式控制应用系统提供高性价比的解决方案。
AT89S52具有如下特点:
40个引脚,4kBytesFlash片内程序存储器,128bytes的随机存取数据存储器(RAM),32个外部双向输入/输出(I/O)口,5个中断优先级2层中断嵌套中断,2个16位可编程定时计数器,2个全双工串行通信口,看门狗(WDT)电路,片内时钟振荡器。
此外,AT89S52设计和配置了振荡频率可为0Hz并可通过软件设置省电模式。
空闲模式下,CPU暂停工作,而RAM定时计数器,串行口,外中断系统可继续工作,掉电模式冻结振荡器而保存RAM的数据,停止芯片其它功能直至外中断激活或硬件复位。
同时该芯片还具有PDIP、TQFP和PLCC等三种封装形式,以适应不同产品的需求。
AT89S52具有如下特点:
40个引脚,4kBytesFlash片内程序存储器,128bytes的随机存取数据存储器(RAM),32个外部双向输入/输出(I/O)口,5个中断优先级2层中断嵌套中断,2个16位可编程定时计数器,2个全双工串行通信口,看门狗(WDT)电路,片内时钟振荡器。
此外,AT89S52设计和配置了振荡频率可为0Hz并可通过软件设置省电模式。
空闲模式下,CPU暂停工作,而RAM定时计数器,串行口,外中断系统可继续工作,掉电模式冻结振荡器而保存RAM的数据,停止芯片其它功能直至外中断激活或硬件复位。
同时该芯片还具有PDIP、TQFP和PLCC等三种封装形式,以适应不同产品的需求。
AT89S52的引脚图实物图如图3-2所示
图3-2AT89S52的引脚图实物图
AT89S52主要特性:
8031CPU与MCS-51兼容
(1)4K字节可编程FLASH存储器(寿命:
1000写/擦循环)
(2)全静态工作:
0Hz-24KHz
(3)三级程序存储器保密锁定
(4)128*8位内部RAM
(5)32条可编程I/O线
(6)两个16位定时器/计数器
(7)6个中断源
(8)可编程串行通道
(9)低功耗的闲置和掉电模式
(10)片内振荡器和时钟电路
管脚说明:
VCC:
供电电压。
GND:
接地。
P0口:
P0口为一个8位漏级开路双向I/O口,每脚可吸收8TTL门电流。
当P1口的管脚第一次写1时,被定义为高阻输入。
P0能够用于外部程序数据存储器,它可以被定义为数据/地址的第八位。
在FIASH编程时,P0口作为原码输入口,当FIASH进行校验时,P0输出原码,此时P0外部必须被拉高。
P1口:
P1口是一个内部提供上拉电阻的8位双向I/O口,P1口缓冲器能接收输出4TTL门电流。
P1口管脚写入1后,被内部上拉为高,可用作输入,P1口被外部下拉为低电平时,将输出电流,这是由于内部上拉的缘故。
在FLASH编程和校验时,P1口作为第八位地址接收。
P2口:
P2口为一个内部上拉电阻的8位双向I/O口,P2口缓冲器可接收,输出4个TTL门电流,当P2口被写“1”时,其管脚被内部上拉电阻拉高,且作为输入。
并因此作为输入时,P2口的管脚被外部拉低,将输出电流。
这是由于内部上拉的缘故。
P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时,P2口输出地址的高八位。
在给出地址“1”时,它利用内部上拉优势,当对外部八位地址数据存储器进行读写时,P2口输出其特殊功能寄存器的内容。
P2口在FLASH编程和校验时接收高八位地址信号和控制信号。
P3口:
P3口管脚是8个带内部上拉电阻的双向I/O口,可接收输出4个TTL门电流。
当P3口写入“1”后,它们被内部上拉为高电平,并用作输入。
作为输入,由于外部下拉为低电平,P3口将输出电流(ILL)这是由于上拉的缘故。
表3-1端口引脚图
I/O口作为输入口时有两种工作方式即所谓的读端口与读引脚读端口时实际上并不从外部读入数据而是把端口锁存器的内容读入到内部总线经过某种运算或变换后再写回到端口锁存器只有读端口时才真正地把外部的数据读入到内部总线上面图中的两个三角形表示的就是输入缓冲器CPU将根据不同的指令分别发出读端口或读引脚信号以完成不同的操作这是由硬件自动完成的不需要我们操心1然后再实行读引脚操作否则就可能读入出错为什么看上面的图如果不对端口置1端口锁存器原来的状态有可能为0Q端为0Q^为1加到场效应管栅极的信号为1该场效应管就导通对地呈现低阻抗,此时即使引脚上输入的信号为1也会因端口的低阻抗而使信号变低使得外加的1信号读入后不一定是1若先执行置1操作则可以使场效应管截止引脚信号直接加到三态缓冲器中实现正确的读入由于在输入操作时还必须附加一个准备动作所以这类I/O口被称为准双向口89C51的P0/P1/P2/P3口作为输入时都是准双向口接下来让我们再看另一个问题从图中可以看出这四个端口还有一个差别除了P1口外P0P2P3口都还有其他的功能
RST:
复位输入。
当振荡器复位器件时,要保持RST脚两个机器周期的高电平时间。
ALE/PROG:
当访问外部存储器时,地址锁存允许的输出电平用于锁存地址的地位字节。
在FLASH编程期间,此引脚用于输入编程脉冲。
在平时,ALE端以不变的频率周期输出正脉冲信号,此频率为振荡器频率的1/6。
因此它可用作对外部输出的脉冲或用于定时目的。
然而要注意的是:
每当用作外部数据存储器时,将跳过一个ALE脉冲。
如想禁止ALE的输出可在SFR8EH地址上置0。
此时,ALE只有在执行MOVX,MOVC指令是ALE才起作用。
另外,该引脚被略微拉高。
如果微处理器在外部执行状态ALE禁止,置位无效。
/PSEN:
外部程序存储器的选通信号。
在由外部程序存储器取指期间,每个机器周期两次/PSEN有效。
但在访问外部数据存储器时,这两次有效的/PSEN信号将不出现。
/EA/VPP:
当/EA保持低电平时,则在此期间外部程序存储器(0000H-FFFFH),不管是否有内部程序存储器。
注意加密方式1时,/EA将内部锁定为RESET;当/EA端保持高电平时,此间内部程序存储器。
在FLASH编程期间,此引脚也用于施加12V编程电源(VPP)。
XTAL1:
反向振荡放大器的输入及内部时钟工作电路的输入。
XTAL2:
来自反向振荡器的输出。
AT89S52的晶振及其连接方法
CPU工作时都必须有一个时钟脉冲。
有两种方式可以向89S52提供时钟脉冲:
一是外部时钟方式,即使用外部电路向89S52提供始终脉冲,见图3--(a);二是内部时钟方式,即使用晶振由89S52内部电路产生时钟脉冲。
一般常用第二种方法,其电路见图3--(b)。
图3-389S52的时钟脉冲
图3-3中:
J一般为石英晶体,其频率由系统需要和器件决定,在频率稳定度要求不高时也可以使用陶瓷滤波器。
C1、C2:
使用石英晶体时,C1=C2=30(±10)pF
使用陶瓷滤波器时,C1=C2=40(±10)pF
AT89S52的复位
使CPU开始工作的方法就是给CPU一个复位信号,CPU收到复位信号后将内部特殊功能寄存器设置为规定值,并将程序计数器设置为“0000H”。
复位信号结束后,CPU从程序存储器“0000H”处开始执行程序。
89S52为高电平复位,一般有3种复位方法。
ⅰ上电复位。
接通电源时
ⅱ手动复位。
设置一个复位按钮,当操作者按下按钮时产生一个复位信号。
ⅲ自动复位。
设计一个复位电路,当系统满足某一条件时自动产生一个复位信号。
图3-4为最简单的上电复位和手动复位方法。
89S52
图3-489S52的复位电路
芯片擦除
整个PEROM阵列和三个锁定位的电擦除可通过正确的控制信号组合,并保持ALE管脚处于低电平10ms来完成。
在芯片擦操作中,代码阵列全被写“1”且在任何非空存储字节被重复编程以前,该操作必须被执行。
此外,AT89S52设有稳态逻辑,可以在低到零频率的条件下静态逻辑,支持两种软件可选的掉电模式。
在闲置模式下,CPU停止工作。
但RAM,定时器,计数器,串口和中断系统仍在工作。
在掉电模式下,保存RAM的内容并且冻结振荡器,禁止所用其他芯片功能,直到下一个硬件复位为止。
3.4各部分电路原理
3.4.1DAC0832芯片原理
由于单片机产生的是数字信号,要想得到所需要的波形,就要把数字信号转换成模拟信号,所以该文选用价格低廉、接口简单、转换控制容易并具有8位分辨率的数模转换器DAC0832。
DAC0832主要由8位输入寄存器、8位DAC寄存器、8位D/A转换器以及输入控制电路四部分组成。
但实际上,DAC0832输出的电量也不是真正能连续可调,而是以其绝对分辨率为单位增减,是准模拟量的输出。
DAC0832是电流型输出,在应用时外接运放使之成为电压型输出。
管脚功能介绍(如图3-5所示)
图3-5DAC0832管脚图
(1)D7~D0:
8位的数据输入端,D7为最高位。
(2)IOUT1:
模拟电流输出端1。
(3)IOUT2:
模拟电流输出端2,当DAC寄存器中数据全为1时,输出电流最大,当DAC寄存器中数据全为0时,输出电流为0,IOUT2与IOUT1的和为一个常数,即IOUT1+IOUT2=常数。
(4)Rfe:
反馈电阻引出端,DAC0832内部已经有反馈电阻,所以Rfe端可以直接接到外部运算放大器的输出端,这样相当于将一个反馈电阻接在运算放大器的输出端和输入端之间。
(5)Vref:
参考电压输入端,此端可接一个正电压,也可接一个负电压,它决定0至255的数字量转化出来的模拟量电压值的幅度,VREF范围为(+10~-10)V。
VREF端与D/A内部T形电阻网络相连。
(6)Vcc:
芯片供电电压,范围为(+5~15)V。
(7)GND(3脚):
模拟量地,即模拟电路接地端。
(8)GND(10脚):
数字量地。
当WR2和XFER同时有效时,8位DAC寄存器端为高电平“1”,此时DAC寄存器的输出端Q跟随输入端D也就是输入寄存器Q端的电平变化;反之,当端为低电平“0”时,第一级8位输入寄存器Q端的状态则锁存到第二级8位DAC寄存器中,以便第三级8位DAC转换器进行D/A转换。
一般情况下为了简化接口电路,可以把和直接接地,使第二级8位DAC寄存器的输入端到输出端直通,只有第一级8位输入寄存器置成可选通、可锁存的单缓冲输入方式。
特殊情况下可采用双缓冲输入方式,即把两个寄存器都分别接成受控方式
制作低频信号发生器有许多方案:
主要有单缓冲方式,双缓冲方式和直通方式。
单缓冲方式具有适用于只有一路模拟信号输出或几路模拟信号非同步输出的情形的优点,但是电路线路连接比较简单。
而双缓冲方式适用于在需要同时输出几路模拟信号的场合,每一路模拟量输出需一片DAC0832芯片,构成多个DAC0832同步输出电路,程序简单化,但是电路线路连接比较复杂。
根据以上分析,我们的课题选择了单缓冲方式使用方便,程序简单,易操作。
(2)工作原理
DAC0832主要由8位输入寄存器、8位DAC寄存器、8位D/A转换器以及输入控制电路四部分组成。
8位输入寄存器用于存放主机送来的数字量,使输入数字量得到缓冲和锁存,由加以控制;8位DAC寄存器用于存放待转换的数字量,由加以控制;8位D/A转换器输出与数字量成正比的模拟电流;由与门、非与门组成的输入控制电路来控制2个寄存器的选通或锁存状态。
DAC0832与反相比例放大器相连,实现电流到电压的转换,因此输出模拟信号的极性与参考电压的极性相反,数字量与模拟量的转换关系为Vout1=-Vref×(数字码/256)
若D/A转换器输出为双极性,如图3-6所示。
图3-6D/A转换器双极性输出电路
图3-6中,运算放大器A2的作用是把运算放大器A1的单向输出电压转