四路抢答器电子课程设计报告.docx
《四路抢答器电子课程设计报告.docx》由会员分享，可在线阅读，更多相关《四路抢答器电子课程设计报告.docx（14页珍藏版）》请在冰豆网上搜索。
四路抢答器电子课程设计报告
四路抢答器
电子课程设计报告
姓名：
___________
班级：
___________
学号：
___________
教师：
___________
目录
1.设计要求
2.抢答器的功能要求
3.电路工作原理（设计思路）
4.元电路设计参数计算及元器件选择
5.完整电路图
6.元器件清单
7.结论与心得
8.参考文献
四路抢答器
一、设计要求
该电路的根本任务是准确的判断出第一抢答者的信号并将其锁存。
实现这一功能可用触发器和锁存器等。
在得到第一信号后应立即将电路的输入封锁，即使其他组再次发出抢答信号也无效。
同时还必须注意，第一抢答信号应该在主持人发出抢答命令之后才有效。
当电路形成第一抢答信号之后，用编码、译码及数码显示电路显示出抢答者的组别，也可以用发光二级管直接指示出组别。
二、抢答器的功能要求
基本功能
（1）抢答器同时供4名选手比赛，分别用4个按钮数字键1~4表示。
（2）设置一个系统清除和抢答控制开关S，该开关由主持人控制。
用来控制系统清零（既编号显示数码管灭灯）和抢答的开始。
（3）抢答器具有锁存与显示功能。
即抢答开始后，选手按动按钮，锁存相应的编号，并在编号显示器上显示该编号。
同时封锁输入编码电路，禁止其他选手抢答。
优先抢答选手的编号一直保持到主持人将系统清除为止。
扩展功能
（1）抢答器具有定时抢答功能。
要求定时器开始倒计时，并用定时显示器显示倒计时时间。
（2）参赛选手在设定时间（9秒）内抢答，抢答有效，同时定时器停止倒计时，编号显示器上显示选手的编号，定时显示器上显示剩余抢答时间，并保持到主持人将系统清零为止。
三、电路工作原理（设计思路）
1、抢答电路设计
抢答电路的功能有两个：
一是能分辨出选手按键的先后，并锁存优先抢答者的编号，供译码显示电路用；二是要使其他选手的按键操作无效。
选用优先编码器74LS148和RS锁存器74LS279可以完成上述功能。
抢答部分电路图如下：
2、定时电路设计
节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，可以选用十进制同步加/减计数器74LSl92进行设计，计数器的时钟脉冲由秒脉冲电路提供。
定时部分电路图如下：
四、元电路设计参数计算及元器件选择
1、编码器
74LS148的功能真值表
74LS148是一个八线——三线优先级编码器，其中I0—I7为输入信号，A2,A1,A0为三位二进制编码输出信号，IE是使能输入端，OE是使能输出端，GS为片优先编码输出端。
当使能输入IE=1时，禁止编码、输出（反码）：
A2,A1,A0为全1。
当使能输入IE=0时，允许编码，在I0～I7输入中，输入I7优先级最高，其余依次为：
I6,I5,I4,I3,I2,I0。
GS为片优先编码输出端，它在允许编码（IE=0），且有编码输入信号时为0；若允许编码而无编码输入信号时为1；在不允许编码（IE=1）时，它也为1。
GS=0表示“电路工作，而且有编码输入”。
OE只在允许编码（IE=0），而本片又没有编码输入时为0。
2、锁存器
74LS279是四个基本RS触发器，输入的是R非、S非。
当S非端输入0，R非端输入0，则Q为1。
当S非端输入0，R非端输入1，则Q为1。
当S非端输入1，R非端输入0，则Q为0。
S非端输入1，当R非端输入1，则Q为保持。
工作过程：
开关S置于“清除”端时，RS触发器的S端均为0，4个触发器输出置0，使74LS148＝0，使之处于工作状态。
当开关S置于“开始”时，抢答器处于等待工作状态，当有选手将键按下时（如3），74LS148的输出经RS锁存后，1Q=1,74LS48处于工作状态，4Q3Q2Q=011,经译码显示为"3"。
此外，1Q＝1，使74LS148＝1，处于禁止状态，封锁其他按键的输入。
当按键松开即按下时，74LS148的此时由于仍为1Q＝1，使74LS148＝1，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。
如有再次抢答需由主持人将S开关重新置"清除"然后再进行下一轮抢答。
3、计数器
A—D：
并行数据输入端
QA—QD：
数据输出端
UP：
加法计数器脉冲输入端
DOWN：
减法计数脉冲输入端
CLR：
异步置0端（高电平有效）
~LOAD：
置数控制端（低电平有效）
~CO：
加法计数时，进位输出端（低电平有效）
~BO：
减法计数时，借位输出端（低电平有效）
74LS192具有：
双时钟十进制可逆计数功能，并具有清除和置数等功能。
A端D端接电源，处于高电平，B端C端接地，处于地电平，使输入为1001，十进制为9。
LOAD端由主持人控制，开关闭合时，LOAD接地，处于低电平，重新置数，为ABCD所输入的9。
利用一个74LS10D与非门实现此分电路为减法计数器。
当信号由1向0跳变时，此时，LOAD端为9，该电路置9，电路重新计数，实现9进制倒计时功能。
4、显示器
此模块主要是由74LS48译码器和共阴极七段LED显示器组成。
一部分是通过锁存器加到译码器，从而实现共阴极七段LED显示器显示抢答选手编号；另一部分是通过计数器加到译码器，从而实现共阴极七段LED显示器从9递减到0的计数显示功能。
1、共阴极七段LED显示器
共阴极七段LED显示器是较常用的显示数码管，但在使用时要注意的是，
看清楚自己用的数码管是共阴极还是共阳极的，最好在使用前用万用表测一下它的极性，其管脚图如下图所示，如果为共阴极的，其管脚COM端接地；如果为共阳极的，起管脚COM段要接高电平。
2、74LS48，七段显示译码器
A-D：
译码地址输入端
OA-OG：
译码地址输出端
BI/RBO：
消隐输入（低电平有效）/脉冲消隐输出（低电平有效）
LT：
灯测试输入端（低电平有效，当
＝0时，数码管的七段应全亮，与输入的译码信号无关。
本输入端用于测试数码管的好坏）
RBI：
脉冲消隐输入端（低电平有效）
74LS48真值表
显示电路：
显示编号部分倒计时部分
5、555单稳态触发器与555多谐震荡器
单稳态触发器
无触发信号时电路工作在稳定状态，当UI受到下降脉冲时，触发器由0变为1，但此状态不稳定，会根据电阻与电容的大小回复稳定状态。
根据此特点来做为此电路中的定时器
多谐震荡器
在电容UC充电与放电的过程与比较器C1在1、0之间跳变的过程的作用下，电路会在两个暂稳态之间来回翻转—振荡，因此产生矩形脉冲。
根据此特点为此电路产生秒脉冲
五、完整电路图
六、元器件清单
件序号
型号
数量
主要参数
备注
1
74LS148
1
2
74LS479
2
3
74LS48
2
4
74LS192
1
5
555
2
6
74LS10（与非门）
1
7
74ALS04（非门）
1
8
共阴极七段LED显示器
2
9
发光二极管
2
10
开关
6
11
电容
4
2个10nF,2个2uF
12
电阻
6
1K,2K,3K,5K,510
七、结论与心得
本次设计是本人第一次运用数字电路模拟实际的东西。
因而在许多方面都还不熟练,不如说对一些元器件的功能还不完全了解，不能熟练运用，因而不能完全的一次性设计好该电路。
不过通过本次的课程设计我学到了学多的知识，学会了Multisim的一些基本使用方法，培养了我们独立思考问题解决问题的能力，加深了我们对数电、模电知识的理解，巩固了我们的学习知识，有助于我们今后的学习。
总之，在这次的课程设计过程中，我收获了很多，即为我的以后学习设计有很大的帮助，也为将来的人生之路做好了一个很好的铺垫。
八、参考文献
《电子电路实验及应用课题设计》中国科学技术大学出版社
《数字逻辑基础》复旦大学出版社
《数字电子技术基础简明教程》高等教育出版社
升级会员 