基于FPGA的FIR滤波器的程序设计8阶.docx

基于FPGA的FIR滤波器的程序设计8阶.docx

《基于FPGA的FIR滤波器的程序设计8阶.docx》由会员分享，可在线阅读，更多相关《基于FPGA的FIR滤波器的程序设计8阶.docx（14页珍藏版）》请在冰豆网上搜索。

基于FPGA的FIR滤波器的程序设计8阶

题目基于FPGA的FIR滤波器的程序设计

学生姓名

专业班级

学号

院（系）

指导教师

完成时刻

课程设计任务书

题目基于FPGA的FIR滤波器的程序设计

专业、班级学号姓名

要紧内容、大体要求、要紧参考资料等：

要紧内容：

要求学生利用硬件描述语言（Verilog或VHDL）设计基于FPGA的FIR滤波器的源程序。

FIR滤波器的阶数为8；FIR滤波器的类型为低通，截止频率能够自行设计；FIR滤波器的系数可借助MatlabFDAtool给出。

大体要求：

1、学会quartusII的利用，把握FPGA的程序设计方式。

二、学会MATLAB的利用，把握MatlabFDAtool的利用。

3、把握硬件描述语言语法。

4、程序设计完成后要求在quartusII中实现功能仿真。

要紧参考资料：

一、.基于QuartusⅡ的FPGA/CPLD数字系统设计实例[M].电子工业出版社.2007,8

二、.[M]..2021,4

3、陈怀琛.MATLAB及在电子信息课程中的应用[M].北京：

电子工业出版社.2020,1

完成期限：

—

指导教师签名：

课程负责人签名：

2021年6月18日

基于FPGA的FIR滤波器的程序设计

摘要

在现代通信领域中，FIR数字滤波器以其良好的线性特性被普遍利用，属于数字信号处置的大体模块之一。

在实践中，往往要求对信号处置有实时性和灵活性，罢了有的一些软件和硬件的实现方式那么难以同时抵达这两方面的要求。

随着可编程逻辑器件和EDA技术的进展，利用FPGA来实现FIR滤波器，既具有实时性，又兼顾了必然的灵活性，愈来愈多的电子工程师采纳FPGA器件来实现FIR滤波器。

本设计利用MATLAB软件中MatlabFDAtool设计一个FIR低通滤波器，导出所设计滤波器的系数，再利用QuartusⅡ软件，Verilog语言编写程序。

程序设计完成后在quartusII中实现功能仿真。

关键词MatlabFPGAFIR低通滤波器

中文摘要I

1概论

课题的目的和意义

数字滤波器是一个（按预定的算法，将输入要求的输出离散时刻信号的转换为所特定功能装置）。

应用数字滤波器处置模拟信号时，第一须对输入模拟信号进行限带、抽样和模数转换。

数字滤波器输入信号的抽样率应大于被处置信号带宽的两倍，其频率响应具有以抽样频率为距离的周期重复特性，且以折叠频率即1/2抽样频率点呈对称。

为取得模拟信号，数字滤波器处置的输出数字信号须经、滑腻。

数字滤波器具有高精度、高靠得住性、可程控改变特性或复用、便于集成等优势。

数字滤波器在、图像信号处置、医学生物信号处置和其他应用领域都取得了普遍应用。

它涉及到的领域很广，如通信系统，系统操纵，生物医学工程，机械振动，遥感遥测，地质勘探，故障检测，电力系统，航空航天，自动化仪器等。

数字滤波器的好坏对相关的众多工程技术领域阻碍专门大，一个好的数字滤波器会有效的推动众多的工程技术领域改造和学科进展。

因此对数字滤波器的工作原理，硬件结构和实现方式进行研究具有必然的意义。

FPGA（Field－ProgrammableGateArray），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步进展的产物。

它是作为专用集成电路（ASIC）领域中的一种半定制电路而显现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

FPGA采纳了逻辑单元阵列LCA（LogicCellArray）如此一个概念，内部包括可配置逻辑模块CLB（ConfigurableLogicBlock）、输出输入模块IOB（InputOutputBlock）和内部连线（Interconnect）三个部份。

现场可编程门阵列（FPGA）是可编程器件。

与传统逻辑电路和门阵列（如PAL，GAL及CPLD器件）相较，FPGA具有不同的结构，FPGA利用小型查找表（16×1RAM）来实现组合逻辑，每一个查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O，由此组成了即可实现组合逻辑功能又可实现时序逻辑功能的大体逻辑单元模块，这些模块间利用金属连线相互连接或连接到I/O模块。

FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能和各模块之间或模块与I/O间的联接方式,并最终决定了FPGA所能实现的功能,FPGA许诺无穷次的编程。

FPGA技术的进展及应用

FPGA正处于高速进展时期，新型芯片的规模越大，本钱也愈来愈低，低端的FPGA已慢慢取代了传统的数字元件，高端的FPGA将会成为尔后竞争的主流。

自1985年问世以来，FPGA从集成电路与系统家族一个不起眼的小角色慢慢成为电子设计领域的重要器件。

它极大地提高了设计灵活性并缩短了产品上市时刻，在通信、工业操纵、航空领域中普遍应用。

FPGA行业集中度很高，几家美国公司把握着行业的“制空权”。

专门是在航空航天及军工等特殊领域，美国等少数国家对先进的技术维持封锁。

因此，进展国内FPGA产业不是要不要的问题，而是怎么进展的问题。

国内IC企业介入FPGA的时刻并非长，多数公司还处于学习时期。

Altera公司和Xilinx公司为代表的FPGA厂商，除在FPGA产品线上不断推陈出新之外，也在不懈地提高开发软件的设计能力，他们的软件产品在很多方面一点也不逊色于专业的EDA厂商，因此从那个角度来讲，FPGA厂商也是EDA公司。

那个地址的代表性产品确实是Altera公司的QuartusII开发软件和Xilinx公司的ISE开发软件。

Altera的FPGA开发工具已经经历了四代。

从最初的基于DOS的A+Plus，进展到Max+Plus，1991年推出基于Windows的开发工具Max+PlusII。

Max+PlusII在FPGA设计工具里是一个划时期的产品，它提供了一种与结构无关的图形化设计环境，功能壮大，利用方便。

设计者不必精通器件内部的复杂结构，而只需要利用自己熟悉的设计输入工具（如原理图或HDL语言）把自己的设计输入到运算机中，Max+PlusII就会自动把这些设计转换成最终结构所需的格式，用户只要把最后生成的配置数据通过下载电缆下载到芯片中，即完成了所有的工作。

QuartusII是Altera公司在2001年推出的第四代开发工具，是一个集成化的多平台设计环境，能够直接知足特定设计需要，在FPGA和CPLD设计各个时期都提供了工具支持，并为可编程片上系统（SOPC）提供全面的设计环境，是一个系统级的高效的EDA设计工具。

而且，随着器件结构和性能的不断提高，器件集成度的不断扩大，Altera始终能够同步推出与之相适应的开发工具，知足了设计者的要求，最近几年来一直维持着一年一个新版本的更新进度。

FPGA软件设计工具QuartusII

Altera公司和Xilinx公司为代表的FPGA厂商，除在FPGA产品线上不断推陈出新之外，也在不懈地提高开发软件的设计能力，他们的软件产品在很多方面一点都不逊色于专业的EDA厂商，因此从那个角度来讲，FPGA厂商也是EDA公司。

那个地址的代表性产品确实是Altera公司的QuartusII开发软件和Xilinx公司的ISE开发软件。

Altera的FPGA开发工具已经经历了四代。

从最初的基于DOS的A+Plus，进展到Max+Plus，1991年推出基于Windows的开发工具Max+PlusII。

Max+PlusII在FPGA设计工具里是一个划时期的产品，它提供了一种和结构无关的图形化的设计环境，功能壮大，利用方便。

设计者无需精通器件内部的复杂结构，而只需要利用自己熟悉的设计输入工具（如原理图或HDL语言）把自己的设计输入到运算机中，Max+PlusII就会自动把这些设计转换成最终结构所需的格式，用户只要把最后生成的配置数据通过下载电缆下载到芯片中，即完成了所有的工作。

QuartusII是Altera公司在2001年推出的第四代开发工具，是一个集成化的多平台设计环境，能够直接知足特定的设计需要，在FPGA和CPLD设计各个时期都提供了工具支持，并为可编程片上系统（SOPC）提供全面的设计环境，是一个系统级的高效的EDA设计工具。

而且，随着器件结构和性能的不断提高，器件集成度的不断扩大，Altera始终能够同步推出与之相适应的开发工具，知足了设计者的要求，最近几年来一直维持这一年一个新版本的更新进度。

Altera公司的QuartusII软件是一种集编辑，编译，综合，布局布线，仿真与器件编程于一体的集成设计环境。

QuartusII软件支持基于VHDL与VerilogHDL等硬件描述语言的设计和基于图形的设计，内部嵌有VHDL和VerilongHDL的逻辑综合器，也支持利用第三方的综合工具进行逻辑综合。

进行设计仿真时，既能够利用QuartusII软件自己的仿真工具，也能够利用如ModelSim等第三方仿真工具。

QuartusII软件除进行基于FPGA的一样的数字系统开发外。

还能够与MATLAB和DSPBuilder结合，进行基于FPGA的DSP系统开发；利用内嵌的SOPCBuilder设计工具，配合NiosIIIDE集成开发环境，进行基于NiosII软核处置器的嵌入式系统开发。

QuartusII软件的设计流程遵循典型的FPGA设计流程，包括设计输入，综合，布局布线，时序分析，仿真验证，编程配置等设计步骤，和与布局布线有关的功耗分析，调试，工程更改治理，与时序分析和仿真验证有关的时序逼近。

2FIR数字滤波器的设计方式理论部份

引言

数字滤波器的功能一样是用来变换时域或频域中某些要求信号的属性，滤除信号中某一部份频率分量。

通过数字滤波器的信号是让其频谱与数字滤波器的频率响应相乘从而得出新的结果。

通过一个线性卷积进程，从时域上输入信号与滤波器的单位冲击响应作一个卷积和。

下面是卷积概念式：

（1）

LTI数字滤波器在一样情形下分为有限脉冲响应（Finiteimpulseresponse）和无穷脉冲响应（Infiniteimpulseresponse），FIR数字滤波器的设计方式和IIR滤波器的设计方式有专门大的不同。

因为其设计方向是选择有限长度的h（n），使频率响应函数H（e

）知足指标。

数字滤波器正在用直接的电子运算机标准和算法进行分析的方式来慢慢代替传统的模拟滤波器的RLC元器件和放大电路。

FIR数字滤波器的基础

第一介绍FIR数字滤波器大体原理，通常情形下一样数字滤波器的N阶FIR数字滤波器基于输入信号x（n）的表达式为：

（2）

那个公式给咱们了一个超级明了的直接型网络结构，该结构表现出N个乘法器，每次采样y（n）的内容是n次乘法和n-1次加法，然后做乘累加上和。

如图2-1所示：

图2-1FIR滤波器直接型网络结构

从DSP的介绍中，第一类线性相位对h（n）的约束条件：

（3）

（4）

由公式（3），（4）咱们能够推出：

（5）

移相并利用三角公式化简取得：

（6）

从数字信号处置学科中明白函数

关于求和区间的中心（N-1）/2奇对称，于是咱们要求

和h（n）知足如下条件：

其中对应的有

（7）

图2-2线性相位FIR滤波器结构

若h（n）呈现对称特性，即此具有线性相位的滤波器是FIR数字滤波器。

滤波器的基础网络结构能够彼此进行转换。

在前面本文已经讨论过，FPGA的实现中将对各类方式进行比较，找出最优设计方式。

从而达到减少资源占有和提高系统作业速度的目的，更好的表现实时性的数