西安交通大学15年《数字逻辑电路》考查课试题更新.docx

上传人:b****7 文档编号:9253673 上传时间:2023-02-03 格式:DOCX 页数:5 大小:15.92KB
下载 相关 举报
西安交通大学15年《数字逻辑电路》考查课试题更新.docx_第1页
第1页 / 共5页
西安交通大学15年《数字逻辑电路》考查课试题更新.docx_第2页
第2页 / 共5页
西安交通大学15年《数字逻辑电路》考查课试题更新.docx_第3页
第3页 / 共5页
西安交通大学15年《数字逻辑电路》考查课试题更新.docx_第4页
第4页 / 共5页
西安交通大学15年《数字逻辑电路》考查课试题更新.docx_第5页
第5页 / 共5页
亲,该文档总共5页,全部预览完了,如果喜欢就下载吧!
下载资源
资源描述

西安交通大学15年《数字逻辑电路》考查课试题更新.docx

《西安交通大学15年《数字逻辑电路》考查课试题更新.docx》由会员分享,可在线阅读,更多相关《西安交通大学15年《数字逻辑电路》考查课试题更新.docx(5页珍藏版)》请在冰豆网上搜索。

西安交通大学15年《数字逻辑电路》考查课试题更新.docx

西安交通大学15年《数字逻辑电路》考查课试题更新

安交通大学15年7月《数字逻辑电路》考查课试题

西交《数字逻辑电路》在线作业

     

单选题多选题 

一、单选题(共20道试题,共80分。

1.  MOS集成电路采用的是()控制,其功率损耗比较小

A.电压

B.电流

C.灌电流

D.拉电流

-----------------选择:

A    

2.  下列触发器中,没有约束条件的是()

A.基本RS触发器

B.主从RS触发器

C.同步RS触发器

D.边沿D触发器

-----------------选择:

D    

3.  组合逻辑电路消除竞争冒险的方法有()

A.修改逻辑设计

B.在输出端接入缓冲电路

C.后级加缓冲电路

D.屏蔽输入信号的尖峰干扰

-----------------选择:

A    

4.  以下电路中,加以适当辅助门电路,()适于实现单输出组合逻辑电路

A.奇偶校验器

B.数据选择器

C.数值比较器

D.七段显示译码器

-----------------选择:

B    

5.  8位移位寄存器,串行输入时经()个脉冲后,8位数码全部移入寄存器中

A.1

B.2

C.4

D.8

-----------------选择:

D    

6.  多谐振荡器可产生()

A.正弦波

B.矩形脉冲

C.三角波

D.锯齿波

-----------------选择:

B    

7.  欲设计0,1,2,3,4,5,6,7这几个数的计数器,如果设计合理,采用同步二进制计数器,最少应使用()级触发器

A.2

B.3

C.4

D.8

-----------------选择:

B    

8.  描述触发器的逻辑功能的方法不包括()

A.状态转表

B.特性方程

C.状态转换图

D.状态方程

-----------------选择:

D    

9.  与十进制数(53.5)10等值的数或代码为().

A.(01010011.0101)8421BCD

B.(36.8)16

C.(100101.1)2

D.(65.7)8

-----------------选择:

A    

10.  脉冲整形电路有()

A.多谐振荡器

B.JK触发器

C.施密特触发器

D.555定时器

-----------------选择:

   

11.  不属于矩形脉冲信号的参数有().

A.周期

B.占空比

C.脉宽

D.扫描期

-----------------选择:

    

12.  与模拟电路相比,数字电路主要的优点不包括().

A.容易设计

B.通用性强

C.保密性好

D.抗干扰能力强

    

13.  同步计数器和异步计数器比较,同步计数器的显著优点是()。

A.工作速度高

B.触发器利用率高

C.电路简单

D.不受时钟CP控制

-----------------选择:

    

14.  边沿式D触发器是一种()稳态电路

A.无

B.单

C.双

D.多

-----------------选择:

   

15.  常用的BCD码有().

A.奇偶校验码

B.格雷码

C.8421码

D.汉明码

-----------------选择:

   

16.  对于TTL与非门闲置输入端的处理,不可以().

A.接电源

B.通过电阻3kΩ接电源

C.接地

D.与有用输入端并联

-----------------选择:

    

17.  为实现将JK触发器转换为D触发器,应使()

A.J=D,K=/D

B.K=D,J=/D

C.J=K=D

D.J=K=/D

-----------------选择:

   

18.  对于D触发器,欲使Qn+1=Qn,应使输入D=()

A.0

B.1

C.Q

D./Q

-----------------选择:

   

19.  N个触发器可以构成能寄存()位二进制数码的寄存器

A.N-1

B.N

C.N+1

D.2N

-----------------选择:

    

20.  N个触发器可以构成最大计数长度(进制数)为()的计数器

A.N

B.2N

C.N的平方

D.2的N次方

-----------------选择:

   

  

西交《数字逻辑电路》在线作业

     

单选题多选题 

二、多选题(共5道试题,共20分。

1.  构成移位寄存器可以采用的触发器为()

A.R-S型

B.J-K型

C.主从型

D.同步型

-----------------选择:

    

2.  下面代码中哪些是无权码()。

A.8421BCD码

B.5421BCD码

C.余三码

D.格雷码

-----------------选择:

    

3.  下列那种是描述时序电路逻辑功能的方法()

A.逻辑方程组

B.状态图

C.电路图

D.时序图

-----------------选择:

    

4.  欲使JK触发器按Qn+1=0工作,可使JK触发器的输入端()。

A.J=K=1

B.J=Q,K=Q

C.J=Q,K=1

D.J=0,K=1

-----------------选择  

5.  下列哪一个是按照电路结构对触发器进行分类的()

A.基本RS触发器

B.T触发器

C.同步触发器

D.主从触发器

-----------------选择 

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 求职职场 > 面试

copyright@ 2008-2022 冰豆网网站版权所有

经营许可证编号:鄂ICP备2022015515号-1