数字式石英钟课程设计报告.docx

数字式石英钟课程设计报告.docx

《数字式石英钟课程设计报告.docx》由会员分享，可在线阅读，更多相关《数字式石英钟课程设计报告.docx（8页珍藏版）》请在冰豆网上搜索。

数字式石英钟课程设计报告

数字电子钟的设计与制作

一、设计概述

1.设计任务

Ø时钟脉冲电路设计

Ø60进制计数器设计

Ø24进制计数器设计

Ø“秒”，“分”，“小时”脉冲逻辑电路设计

Ø“秒”，“分”，“小时”显示电路设计

Ø“分”，“小时”校时电路

Ø整点报时电路

2.功能特性

Ø设计的数字钟能直接显示“时”，“分”，“秒”，并以24小时为一计时周期。

Ø当电路发生走时误差时，要求电路具有校时功能。

Ø要求电路具有整点报时功能，报时声响为四低一高，最后一响正好为整点。

3.原理框图

图1原理框图

二、设计原理

数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。

它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和报时功能。

因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校时电路、报时电路和振荡器组成。

干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。

秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。

将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发现胡一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。

“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。

“时计数器”采用24进制计时器，可实现对一天24小时的累计。

译码显示电路将“时”、“分”、“秒”计数器的输出状态菁七段显示译码器译码，通过六位LED七段显示器显示出来。

整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。

校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整的。

三、设计步骤

1.计数器电路

根据计数周期分别组成两个60进制（秒、分）和一个24进制（时）的计数器。

把它们适当连接就可以构成秒、分、时的计数，实现计时功能。

CC4518的符号如图，一个芯片集成了两个完全相同的十进制计数器，其异步清零信号CR是高电平有效。

记数脉冲输入CP和记数允许EN是或关系，即EN=1时，CP脉冲可以通过或门产生上升沿触发记数，反过来如将CP端接低电平（CP=L），则EN端可以加入计数脉冲，用其下降沿经反相通过或门产生上升沿触发计数，计数器输出8421BCD码。

Ø秒计数器的设计及安装

秒计数器为60进制计数器。

实现此模数的计数器是由双BCD同步加计数器CD4518构成。

秒计数器是六十进制，由一个十进制和一个六进制计数器异步级联组成，各记数器都接成下降沿触发方式，其中六进制计数器用异步复接法构成。

两级计数器出现0110，0000时通过置数脉冲使计数器清零,也就是此时AQ2,AQ1通过与门后发出置数脉冲使计数器通过清零端AR清零（如图2所示）。

图2秒计数器

Ø分计数器的设计及安装

分计数器也是60进制计数器。

同秒计数器一样是由双BCD同步加计数器CD4518构成。

再按同秒计数器的方法接成可实现100进制的计数器。

再用同秒计数器的方法实现60进制（如图3所示）。

图3分计数器

Ø时计数器的设计及安装

时计数器是24进制计数器。

实现此模数的计数器是由双BCD同步加计数器CD4518构成。

时计数器是24进制，在两级计数器出现0010，0100时通过置数脉冲使计数器清零,也就是此时AQ1,BQ2通过与门后发出置数脉冲使计数器通过清零端AR，BR清零，这样就构成了24进制计数器（如图4所示）。

图4时计数器

2.译码和数码显示电路

译码和数码显示电路是将数字钟的计时状态直观清晰地反映出来。

可被人们的视觉器官所接受。

显示器件选用液晶显示。

能显示出清晰直观的数字符号。

译码电路的功能是将“秒”“分”“时”计数器的输出代码进行编译，变成相应的数字。

用于驱动液晶显示的输入端，便可进行不同数字显示。

当数字钟的计数器在CP脉冲的作用下，按60秒为一分，60分为一小时，24小时为1天的计数规律计数时，就应将其状态显示成清晰的数字符号，需要将计数器的状态进行译码并将其显示出来（如图5所示）。

图5译码和数码显示电路

3.振荡器电路

振荡器的作用是产生时间标准信号。

数字钟的精度就是主要取决于时间标准信的频率和稳定度。

所以，在实验中采用电路由14位二进制串行计数器/分频器和振荡器CD4060、BCD双主-从D型触发器CD4013构成的秒信号发生器作为时间标准信号源（如图6所示）。

图6秒脉冲发生器

CC4060是带振荡电路的14位二进制计数器，晶体和电阻电容配合振荡电路组成振荡器，振荡频率为32768Hz，该信号在片内接至计数器的计数脉冲输入端，经过14级分频，在输出端QN得到2Hz方波信号，再经过CC4013组成的二分频电路得到1Hz秒脉冲信号。

CC4013是双D触发器，其中一个用于秒脉冲电路，产生单脉冲的原理是：

在按键开关S4按下接通时，VDD被R1，R2两个电阻分压使置1端S为高电平，Q输出变1，通过R3向C1充电，置0端R电位由低变高，至有效高电平时使出发器Q返回0，每按一次按键Q端就输出一个单脉冲，通过S1-S3三个开关用此脉冲代替时，分，秒记数器，人为更改计数值，以对时，分，秒分别进行校时。

4.校时电路

数字钟电路由于秒输出信号的精确性和稳定性不可能做到完全准确无误，又因为电路中其他的原因数字钟总会产生走时误差的现象。

所以，电路中就应该有校准时间功能的电路。

校时的方法是给被校时的计时电路引入一个超出常规计时许多倍的快速脉冲信号，从而使计时电路快速达到标准时间。

将脉冲信号引到“分”和“时”的脉冲输入端以便快速校准“分”和“时”。

CC4013是双D触发器，其中一个用于秒脉冲电路，产生单脉冲的原理是：

在按键开关S4按下接通时，VDD被R1，R2两个电阻分压使置1端S为高电平，Q输出变1，通过R3向C1充电，置0端R电位由低变高，至有效高电平时使出发器Q返回0，每按一次按键Q端就输出一个单脉冲，通过S1-S3三个开关用此脉冲代替时，分，秒记数器，人为更改计数值，以对时，分，秒分别进行校时（如图7所示）。

图7校时电路

5.整点报时电路

当数字钟显示整点时，应能报时。

要求当数字钟的“分”和“秒”计数器计到59分50秒时，驱动音响电路，要求每隔一秒音响电路鸣叫一次，每次叫声的时间持续1秒，10秒中内自动发出5声鸣叫，并且前4声低，最后一声高，正好报整点。

整点报时电路主要由控制门电路和音响电路两部分组成（如图8所示）。

图8整点报时电路

Ø控制门电路部分

图9中与门的输入信号Q4、Q3、Q2、Q1、分别表示“分十位”、“分个位”、“秒十位”、“秒个位”的状态，下标中的D、C、B、A分别表示组成计数器的四个触发器的状态。

由图9可以看出：

Y1=QC4*QA4*QD3*QA3

Y2=Y1*QC2*QA2

以上二式表示当分十位为5（即QC4QA4=101）、分个位为9（即QD3QA3=1001）、秒十位为5（即QC2QA2=101）时，即59分50秒时发出控制信号。

根据设计要求，数字钟电路要求在59分51秒、53秒、55秒、59秒时各鸣叫一次。

当计数器达到59分50秒时，分、秒计数器的状态为：

QD4QC4QB4QA4=0101（分十位）

QD3QC3QB3QA3=1001（分个位）

QD2QC2QB2QA2=0101（秒十位）

QD1QC1QB1QA1=0000（秒个位）

前四声计数器状态发生在59分51秒至59分58秒之间。

因此，只有秒个位的状态发生变化，而其他计数器的状态无需变化，所以可保持不变。

此时QC4=QA4=QD3=QA3=QC2=QA2=1不变，将它们相与即得Y2。

而51秒、53秒、55秒、57，59秒时的秒计数器个位状态分别为

QD1QC1QB1QA1=0001（51秒）

QD1QC1QB1QA1=0011（53秒）

QD1QC1QB1QA1=0101（55秒）

QD1QC1QB1QA1=0111（57秒）

并根据需要，前四声为低，则接如512Hz的脉冲信号。

最后一声的各计数器状态分别如下：

QD4QC4QB4QA4=0000（分十位）

QD3QC3QB3QA3=0000（分个位）

QD2QC2QB2QA2=0000（秒十位）

QD1QC1QB1QA1=0000（秒个位）

即只须将分进位信号和1024Hz的脉冲信号接入即可（如图9所示）。

图9整点报时控制门电路

Ø音响电路部分

音响电路采用集电极输出器，推动8欧母的喇叭，三极管基极串接10K限流电阻，是为了防止电流过大损坏喇叭（如图10所示）。

图10整点报时音响电路

四、设计电路原理图：

图11设计电路原理图