计算机组成原理复习练习题教材.docx
《计算机组成原理复习练习题教材.docx》由会员分享，可在线阅读，更多相关《计算机组成原理复习练习题教材.docx（19页珍藏版）》请在冰豆网上搜索。
计算机组成原理复习练习题教材
第一章
、选择题：
1．存储单元是指。
A存放一个二进制信息位的存贮元
B存放一个机器字的所有存贮元集合
C存放一个字节的所有存贮元集合
D存放两个字节的所有存贮元集合；
2.六七十年代，在美国的州，出现了一个地名叫硅谷。
该地主要工业是它也
是的发源地。
A马萨诸塞，硅矿产地，通用计算机
B加利福尼亚，微电子工业，通用计算机
C加利福尼亚，硅生产基地，小型计算机和微处理机
D加利福尼亚，微电子工业，微处理机
3.
B数据库管理系统
D用户程序
对计算机的软、硬件资源进行管理的是A操作系统C语言处理系统
二、填空题：
型计算机的工作原理。
；在执行周期中从内存读出的信
1．存储.并按.顺序执行，这是
2.
一般来讲，取指周期中从内存读出的信息流是息流是。
答案：
一、1.B2.D3.A
二、1.程序地址冯·诺依曼2．指令流数据流3．系统程序应用程序
第二章
一、选择题
1.某机字长32位，其中1位符号位，31位表示尾数。
若用定点小数表示，则最大正小数为。
A+（1-）B+（1-）CD
2.算术/逻辑运算单元74181ALU可完成。
A16种算术运算功能
B16种逻辑运算功能
C16种算术运算功能和16种逻辑运算功能
D4位乘法运算和除法运算功能
3.若浮点数用补码表示，则判断运算结果是否为规格化数的方法是。
A阶符与数符相同为规格化数
B阶符与数符相异为规格化数
C数符与尾数小数点后第一位数字相异为规格化数
D数符与尾数小数点后第一位数字相同为规格化数
4.
定点16位字长的字，采用2的补码形式表示时,一个字所能表示的整数范围是
答案：
一、1.B2.C3.C4.A
二、1．浮点指数对阶
2.高速性先行阵列
3.（58）10
第三章
例1设有32片256K×1位的SRAM芯片。
（1）采用位扩展方法可构成多大容量的存储器？
（2）如果采用32位的字编址方式，该存储器需要多少地址线？
（3）画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号和控制信号MREQ#、R/W#。
例2设有若干片256K×8位的SRAM芯片.
（1）采用字扩展方法构成2048KB的存储器需要多少片SRAM芯片？
（2）该存储器需要多少地址线？
（3）画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号和控制信号MREQ#、R/W#。
例3设有若干片256K×8位的SRAM芯片，请构成2048K×32位的存储器。
（1）需要多少片RAM芯片？
（2）该存储器需要多少地址线？
（3）画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号和控制信号MREQ#、R/W#。
答案：
1、解：
（1）32片256K×1位的SRAM芯片可构成256K×32位的存储器。
（2）如果采用32位的字编址方式，则需要18条地址线，因为218=256K。
（3）用MREQ#作为芯片选择信号，R/W#作为读写控制信号，该存储器与CPU连接的结构图如图，
因为存储容量为256K×32=1024KB，所以CPU访存最高地址位为A19（由A0、A1选择各字节）
注：
在做这类题目时，要注意在图中标上各个信号的名称。
2、解：
（1）该存储器需要2048K/256K=8片SRAM芯片；
（2）需要21条地址线，因为221=2048K，其中高3位用于芯片选择，低18位作为每个存储器芯片的地址输入。
（3）
用MREQ#作为译码器芯片的输出许可信号，译码器的输出作为存储器芯片的选择信号，R/W#作为读写控制信号。
CPU访存的地址为A20-A0。
该存储器与CPU连接的结构图如下。
（4）译码器的输出信号逻辑表达式为：
3、解：
（1）采用字位扩展的方法。
该存储器需要（2048K/256K）×（32/8）=32片SRAM芯片，其中每4片构成一个字的存储器芯片组（位扩展），8组芯片进行字扩展。
（2）采用字寻址方式，需要21条地址线，其中高3位用于芯片选择，低18位作为每个存储器芯片的地址输入。
（3）因为存储器容量为2048K×32=223KB，所以CPU访存的字地址为A22-A2。
用MREQ#作为译码器芯片的输出许可信号，译码器的输出作为存储器芯片的选择信号，R/W#作为读
写控制信号，该存储器与CPU连接的结构图如下。
4、常用的替换算法为：
1．不经常使用（LFU）算法：
·方法：
每行设置一个计数器：
每访问一次加"1"；替换后清"0"。
需替换时，比较各计数器值，将最小值的行换出。
·特点：
这种算法将计数周期限定在对这些特定行两次替换之间的时间间隔内，因而不能严格反映近期访问情况。
2.近期最少使用（LRU）算法：
·方法：
每行设置一个计数器，每命中一次清"0"，其它计数器加"1"。
需替换时，比较各计数器值，将最大值的行换出。
·特点：
合理，符合程序访问的局部性理论。
是目前使用较多的一种策略，能够有效的
提高命中率。
·例：
在全相联方式下，访问存储器地址序列为2、11、2、9、7、6、4、3时，采用
LRU方式时，Cache内容变化情况（见图10）
5、1．有一个具有20位地址和32位字长的存储器，问：
（1）该存储器能存储多少个字节的信息？
（2）如果存储器由512K×8位SRAM芯片组成，需要多少芯片？
（3）需要多少位地址作芯片选择？
解：
（1）∵220=1M，∴该存储器能存储的信息为：
1M×32/8=4MB
（2）（1000/512）×（32/8）=8（片）
（3）需要1位地址作为芯片选择。
2.已知某64位机主存采用半导体存储器，其地址码为26位，若使用256K×16位的DRAM芯片组成该机所允许的最大主存空间，并选用模块板结构形式，问：
（1）每个模块板为1024K×64位，共需几个模块板？
（2）个模块板内共有多少DRAM芯片?
（3）主存共需多少DRAM芯片?
CPU如何选择各模块板？
解：
（1）.共需模块板数为m：
m=÷=64（块）
（2）.每个模块板内有DRAM芯片数为n:
n=（/）×（64/16）=16（片）
（3）主存共需DRAM芯片为：
16×64=1024（片）
每个模块板有16片DRAM芯片，容量为1024K×64位，需20根地址线（A19~A0）完成模块板内存储单元寻址。
一共有64块模块板，采用6根高位地址线（A25~A20），通过6：
64译码器译码产生片选信号对各模块板进行选择。
3.主存容量为4MB，虚存容量为1GB，则虚存地址和物理地址各为多少位？
如页面大小
为4KB，则页表长度是多少？
解：
已知主存容量为4MB，虚存容量为1GB
∵＝4M∴物理地址为22位
又∵＝1G∴虚拟地址为30位
页表长度为1GB÷4KB＝230÷212=218=256K
4．假设主存只有a,b,c三个页框，组成a进c出的FIFO队列，进程访问页面的序列是0,1,2.4,2,3,0,2,1.3,2号。
用列表法求采用LRU替换策略时的命中率。
解：
∴命中率为
5．从下列有关存储器的描述中，选择出正确的答案：
A．多体交叉存储主要解决扩充容量问题；
B．访问存储器的请求是由CPU发出的；（由逻辑电路）
C．Cache与主存统一编址，即主存空间的某一部分属于Cache;
D．Cache的功能全由硬件实现。
解：
D
6．从下列有关存储器的描述中，选择出正确的答案：
A．在虚拟存储器中，外存和主存一相同的方式工作，因此允许程序员用比主存空间大得多的外存空间编程；
B．在虚拟存储器中，逻辑地址转换成物理地址是由硬件实现的，仅在页面失效时才由操作系统将被访问页面从外存调到内存，必要时还要先把被淘汰的页面内容写入外存；
C．存储保护的目的是：
在多用户环境中，既要防止一个用户程序出错而破坏系统软件或其他用户程序，又要防止一个用户访问不是分配给他的主存区，以达到数据安全和保密的要求。
解：
C
一、选择题：
1．计算机系统中的存贮器系统是指。
ARAM存贮器
BROM存贮器
C主存贮器
D主存贮器和外存贮器
2．相联存贮器是按进行寻址的存贮器。
A地址方式B堆栈方式
C内容指定方式D地址方式与堆栈方式
3.某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为
A64，16B16，64C64，8D16，16。
4.交叉存贮器实质上是一种存贮器，它能执行独立的读写操作。
A模块式，并行，多个B模块式串行，多个
C整体式，并行，一个D整体式，串行，多个二、填空题：
1．闪速存储器能提供高性能、低功耗、高可靠性及.能力，为现有的.体系结构带
来巨大变化，因此作为.用于便携式电脑中。
2.相联存储器不按地址而是按.访问的存储器，在cache中用来存放.，在虚拟
存储器中用来存放.。
答案：
一、1.D2.C3.D4.A
二、1．瞬时启动存储器固态盘
2.内容行地址表页表和快表
第四章
1．ASCll码是7位，如果设计主存单元字长为32位，指令字长为12位，是否合理？
为什
么？
32位，一个存储单元可存放4个ASCII
解：
指令字长设计为12位不是很合理。
主存单元字长为码，
余下4位可作为ASCII码的校验位（每个ASCII码带一位校验位），这样设计还是合理的。
但是，设计指令字长为12位就不合理了，12位的指令码存放在字长32位的主存单元中，造成19位不能用而浪费了存储空间。
2.假设某计算机指令长度为20位，具有双操作数、单操作数、无操作数三类指令形式，每个操作数地址规定用6位表示。
问：
若操作码字段固定为8位，现已设计出m条双操作数指令，n条无操作数指令，在此情况下，这台计算机最多可以设计出多少条单操作数指令？
解：
这台计算机最多可以设计出256-m-n条单操作数指令
14.从以下有关RISC的描述中，选择正确答案。
A.采用RISC技术后，计算机的体系结构又恢复到早期的比较简单的情况。
B.为了实现兼容，新设计的RISC，是从原来CISC系统的指令系统中挑选一部分实现的。
C．RISC的主要目标是减少指令数，提高指令执行效率。
D．RISC设有乘、除法指令和浮点运算指令。
解：
C15.根据操作数所在位置，指出其寻址方式（填空）：
（1）操作数在寄存器中，为（A）寻址方式。
（2）操作数地址在寄存器，为（B）寻址方式。
（3）操作数在指令中，为（C）寻址方式。
（4）操作数地址（主存）在指令中，为（D）寻址方式
（5）操作数的地址，为某一寄存器内容与位移量之和可以是（E，F，G）寻址方式。
解：
A：
寄存器直接；B：
寄存器间接；C：
立即；
D：
直接；E：
相对；F：
基值；G：
变址
一、选择题：
1．变址寻址方式中，操作数的有效地址等于
A基值寄存器内容加上形式地址（位移量）B堆栈指示器内容加上形式地址（位移量）C变址寄存器内容加上形式地址（位移量）D程序记数器内容加上形式地址（位移量）
2.用某个寄存器中操作数的寻址方式称为寻址。
A直接B间接C寄存器直接D寄存器间接
3．堆栈寻址方式中，设A为累加器，SP为堆栈指示器，MSP为SP所指示的栈顶单元，如果进栈的操
作是：
（A）àMSP,（SP）-1àSP,那么出栈的操作应为：
A（MSP）－〉A,（SP）+1－〉SP
B（SP）+1－〉SP,（MSP）－〉A
C（SP）-1－〉SP,（MSP）－〉A
D（MSP）－〉A,（SP）-1－〉SP
二、填空题：
1．寻址方式按操作数的.位置不同，多使用.和.型,前者比后者执行速度
快。
2.一个较完善的指令系统应包含.类指令，.类指令，.类指令，程序
控制类指令，I/O类指令，字符串类指令，系统控制类指令。
答案：
一、1.C2.C3.B
、1．物理RRRS
2.数据传送算术运算逻辑运算
第五章
1．请在括号内填入适当答案。
在CPU中：
（3）算术逻辑运算结果通常放在（通用寄存器）和（数据缓冲寄存器DR）
、选择题：
1．以下叙述中正确描述的句子是：
A同一个CPU周期中，可以并行执行的微操作叫相容性微操作
B同一个CPU周期中，不可以并行执行的微操作叫相容性微操作
C同一个CPU周期中，可以并行执行的微操作叫相斥性微操作
D同一个CPU周期中，不可以并行执行的微操作叫相斥性微操作
2.流水CPU是由一系列叫做"段"的处理线路所组成，和具有m个并行部件的CPU相比，一个m
段流水CPU。
A具备同等水平的吞吐能力B不具备同等水平的吞吐能力
C吞吐能力大于前者的吞吐能力D吞吐能力小于前者的吞吐能力
3.存放微程序的控制存储器称为。
A高速缓冲存储器B控制存储器
C.虚拟存储器D主存储器
4.一般机器周期的时间是根据来规定的。
A主存中读取一个指令字的最短时间
B主存中读取一个数据字的最长时间
C主存中写入一个数据字的平均时间
D主存中读取一个数据字的平均时间
二、填空题：
1．微程序设计技术是利用.方法设计.的一门技术。
具有规整性、可维护性、
等一系列优点。
2.硬布线器的设计方法是：
先画出流程图，再利用写出综合逻辑表达式，然后用
等器件实现。
答案：
一、1.AD2.A3.B4.A
二、1.软件操作控制灵活性
2.指令周期布尔代数门电路和触发器
第六章
3.用异步通信方式传送字符"A"和"8"，数据有7位，偶校验1位。
起始位1位,停止位l位，请分别画出波形图。
解：
字符A的ASCII码为41H=1000001B；
字符8的ASCII码为38H=0111000B；
串行传送波形图为：
注：
B：
起始位
C：
校验位
是因为同步通信
S：
停止位
8．同步通信之所以比异步通信具有较高的传输频率
A.不需要应答信号；
B.总线长度较短；
C.用一个公共时钟信号进行同步；
D.各部件存取时间比较接近。
解：
C
9.在集中式总线仲裁中，方式响应时间最快，方式对最敏感。
A.菊花链方式B.独立请求方式C.电路故障D.计数器定时查询方式解：
BAC
10.采月串行接口进行7位ASCII码传送，带有1位奇校验位，l位起始位和1位停止位,当传输率为9600波特时，字符传送速率为。
A.960B.873.C.1372D.480
解：
A
11．系统总线中地址线的功能是。
A．选择主存单元地址
B．选择进行信息传输的设备
C．选择外存地址
D．指定主存和I/O设备接口电路的地址解：
D
12．系统总线中控制器的功能是
A．
提供主存、I/O
接口设备的控制信号和响应信号
B．
提供数据信息
C．
提供时序信号
D．
提供主存、I/O
接口设备的响应信号
解：
D
14.PCI是一个与处理器无关的，它采用时序协议和式仲裁策略，并具有能
力。
A.集中B.自动配置C.同步D.高速外围总线
解：
DCAB
15.PCI总线的基本传输机制是传送。
利用可以实现总线间的传送，使所有的存取
都按CPU的需要出现在总线上。
PCI允许总线工作。
A.桥B.猝发式C.并行D.多条E.猝发式
解：
BACDE
一、选择题：
1．计算机使用总线结构的主要优点是便于实现积木化，同时。
A减少了信息传输量
B提高了信息传输的速度
C减少了信息传输线的条数
D加重了CPU的工作量
2.描述PCI总线中基本概念不正确的句子是
AHOST总线不仅连接主存，还可以连接多个CPU
BPCI总线体系中有三种桥，它们都是PCI设备
C以桥连接实现的PCI总线结构不允许许多条总线并行工作
D桥的作用可使所有的存取都按CPU的需要出现在总线上
3．三种集中式总线控制中，方式对电路故障最敏感。
A计数器定时查询B链式查询
C独立查询D计数器定时查询和链式查询
4.采用串行接口进行7位ASCII码传送，停止位为一位并带一位奇校验位，当波特率为9600时，
字符传送速率为。
A960字符/sB873字符/sC1371字符/sD480字符/s
二、填空题：
1．衡量总线性能的重要指标是.，它定义为总线本身所能达到的最高.。
PCI总线
的带宽可达.。
2.当代流行的标准总线内部结构包含总线，总线，总线，以及公用总线。
答案：
一、1.C2.C3.B4.A
二、1．总线带宽传输速率264MB/S
2.数据传送仲裁中断和同步
第七章
解：
D
2．打印机根据印字方式可以分为（
）和（）两大类，在（
）类打印机中，只有（）型打印
机能打印汉字，请从下面答案中选择填空。
A．针型打印机B.活字型打印机
C.击打式D.非击打式解：
CDCA8．某磁盘存贮器转速为3000转/分，共有4个记录面，每毫米5道，每道记录信息为12288字节，最小磁道直径为230mm，共有275道。
问：
（1）磁盘存贮器的容量是多少？
（2）最高位密度与最低位密度是多少？
（3）磁盘数据传输率是多少？
（4）平均等待时间是多少？
（5）给出一个磁盘地址格式方案。
解：
（1）每道记录信息容量=12288字节每个记录面信息容量=275×12288字节共有4个记录面，所以磁盘存储器总容量为：
4×275×12288字节=13516800字节
（2）最高位密度D1按最小磁道半径R1计算（R1=115mm）：
D1=12288字节/2πR1=17字节/mm最低位密度D2按最大磁道半径R2计算：
R2=R1+（275÷5）=115+55=170mm
D2=12288字节/2πR2=11.5字节/mm
（3）磁盘传输率C=r·N
r=3000/60=50周/秒
N=12288字节（信道信息容量）
C=r·N=50×12288=614400字节/秒
（4）平均等待时间=1/2r=1/（2×50）=10毫秒
（5）磁盘存贮器假定只有一台，所以可不考虑台号地址。
有4个记录面，每个记录面有275个
磁
道。
假定每个扇区记录1024个字节，则需要12288÷1024字节=12个扇区。
由此可得如
下地址格式：
14．有一台磁盘机，其平均寻道时间为了30ms,平均旋转等待时间为120ms，数据传输速率为
500B/ms，磁盘机上存放着1000件每件3000B的数据。
现欲把一件数据取走，更新后在放回原地，假设一次取出或写入所需时间为：
平均寻道时间+平均等待时间+数据传送时间
另外，使用CPU更新信息所需时间为4ms,并且更新时间同输入输出操作不相重叠。
试问：
（1）盘上全部数据需要多少时间？
（2）若磁盘及旋转速度和数据传输率都提高一倍，更新全部数据需要多少间？
解：
（1）磁盘上总数据量=1000×3000B=3000000B读出全部数据所需时间为3000000B÷500B/ms=6000ms
重新写入全部数据所需时间=6000ms所以，更新磁盘上全部数据所需的时间为
2×（平均找道时间+平均等待时间+数据传送时间）+CPU更新时间=2（30+120+6000）ms+4ms=12304ms
（2）磁盘机旋转速度提高一倍后，平均等待时间为60ms；
数据传输率提高一倍后，数据传送时间变为：
3000000B÷1000B/ms=3000ms更新全部数据所需时间为：
2×（30+60+3000）ms+4ms=6184ms
、选择题：
1．带有处理器的设备一般称为设备
A智能化B交互式C远程通信D过程控制
2.计算机的外围设备是指。
A输入/输出设备B外存储器
C远程通信设备D除了CPU和内存以外的其它设备
二、填空题：
1．显示适配器作为CRT和CPU的接口，由存储器，控制器，三部分
组成。
2.磁表面存储器主要技术指标有，，，数据传输率。
3.显示设备工作时，为了不断提供刷新图像的信号，必须把一帧图像信息存储在存储器
中。
4.CPU对外设的控制命令、外设提供CPU查询的状态信息，以及CPU与外设的数据传送均是通过CPU与接口间的总线传送的。
5.计算机通常采用两种I/O设备的编址方式，即和编址方式。
后者通常不需设
置指令（IN、OUT等）。
答案：
、1.A2
升级会员 