计算机组成原理复习练习题教材.docx

1、计算机组成原理复习练习题教材第一章、选择题：1 存储单元是指 。A 存放一个二进制信息位的存贮元B 存放一个机器字的所有存贮元集合C 存放一个字节的所有存贮元集合D 存放两个字节的所有存贮元集合；2.六七十年代，在美国的 州，出现了一个地名叫硅谷。该地主要工业是 它也是 的发源地。A 马萨诸塞 ，硅矿产地，通用计算机B 加利福尼亚，微电子工业，通用计算机C 加利福尼亚，硅生产基地，小型计算机和微处理机D 加利福尼亚，微电子工业，微处理机3.B 数据库管理系统D 用户程序对计算机的软、硬件资源进行管理的是 A 操作系统 C 语言处理系统二、填空题：型计算机的工作原理。 ；在执行周期中从内存读出的

2、信1存储 . 并按 . 顺序执行，这是2.一般来讲，取指周期中从内存读出的信息流是 息流是 。答案：一、 1. B 2. D 3. A二、 1. 程序 地址 冯诺依曼 2指令流 数据流 3系统程序 应用程序第二章一、选择题1.某机字长 32位，其中 1位符号位， 31位表示尾数。若用定点小数表示，则最大正小数为 。A +（1 - ） B +（1 - ） C D2.算术 / 逻辑运算单元 74181ALU 可完成 。A 16 种算术运算功能B 16 种逻辑运算功能C 16 种算术运算功能和 16 种逻辑运算功能D 4 位乘法运算和除法运算功能3.若浮点数用补码表示，则判断运算结果是否为规格化数的

3、方法是 。A 阶符与数符相同为规格化数B 阶符与数符相异为规格化数C 数符与尾数小数点后第一位数字相异为规格化数D 数符与尾数小数点后第一位数字相同为规格化数4.定点 16 位字长的字，采用 2 的补码形式表示时 ,一个字所能表示的整数范围是 答案：一、 1. B 2. C 3. C 4. A二、 1浮点 指数 对阶2.高速性 先行 阵列3.（58） 10第三章例 1 设有 32 片 256K 1 位的 SRAM 芯片。（ 1） 采用位扩展方法可构成多大容量的存储器？（2） 如果采用 32 位的字编址方式，该存储器需要多少地址线？（ 3） 画出该存储器与 CPU 连接的结构图，设 CPU 的接

4、口信号有地址信号、数据信号 和控制信号 MREQ# 、R/W# 。例 2 设有若干片 256K 8 位的 SRAM 芯片 .（1） 采用字扩展方法构成 2048KB 的存储器需要多少片 SRAM 芯片？（2） 该存储器需要多少地址线？（3） 画出该存储器与 CPU 连接的结构图，设 CPU 的接口信号有地址信号、数据信号 和控制信号 MREQ# 、R/W# 。例 3 设有若干片 256K8 位的 SRAM 芯片，请构成 2048K32 位的存储器。（ 1） 需要多少片 RAM 芯片？（ 2） 该存储器需要多少地址线？（ 3） 画出该存储器与 CPU 连接的结构图，设 CPU 的接口信号有地址信

5、号、数据信号 和控制信号 MREQ# 、R/W# 。答案：1、解：(1)32 片 256K1 位的 SRAM 芯片可构成 256K32 位的存储器。(2)如果采用 32 位的字编址方式，则需要 18 条地址线，因为 218=256K 。(3)用MREQ#作为芯片选择信号， R/W#作为读写控制信号， 该存储器与 CPU 连接的结构 图如图，因为存储容量为 256K32=1024KB ，所以 CPU 访存最高地址位为 A19(由 A0 、A1 选 择各字节)注：在做这类题目时，要注意在图中标上各个信号的名称。2、解：(1)该存储器需要 2048K/256K = 8 片 SRAM 芯片；(2)需要

6、 21 条地址线，因为 221=2048K ，其中高 3 位用于芯片选择，低 18位作为每个存储 器芯片的地址输入。(3)用 MREQ# 作为译码器芯片的输出许可信号， 译码器的输出作为存储器芯片的选择信号， R/W# 作为读写控制信号。 CPU 访存的地址为 A20-A0 。该存储器与 CPU 连接的结构图如下。(4)译码器的输出信号逻辑表达式为：3、解：（1）采用字位扩展的方法。 该存储器需要 （2048K / 256K ）（32 / 8） = 32片SRAM 芯片， 其中每 4片构成一个字的存储器芯片组（位扩展） ，8 组芯片进行字扩展。（2）采用字寻址方式，需要 21条地址线，其中高

7、3位用于芯片选择，低 18 位作为每个存 储器芯片的地址输入。（3）因为存储器容量为 2048K32=223KB ，所以 CPU 访存的字地址为 A22-A2 。用 MREQ# 作为译码器芯片的输出许可信号，译码器的输出作为存储器芯片的选择信号， R/W# 作为读写控制信号，该存储器与 CPU 连接的结构图如下。4、常用的替换算法为：1 不经常使用（ LFU ）算法： 方法：每行设置一个计数器：每访问一次加 1 ；替换后清 0 。需替换时，比较各计 数器值，将最小值的行换出。特点：这种算法将计数周期限定在对这些特定行两次替换之间的时间间隔内，因 而不能严格反映近期访问情况。2.近期最少使用（

8、LRU ）算法： 方法：每行设置一个计数器，每命中一次清 0 ，其它计数器加 1。需替换时，比较 各计数器值，将最大值的行换出。特点：合理，符合程序访问的局部性理论。是目前使用较多的一种策略，能够有效的提高命中率。例： 在全相联方式下，访问存储器地址序列为 2、11、2、9、7、6、4、3 时，采用LRU 方式时， Cache 内容变化情况（见图 10）5、1有一个具有 20 位地址和 32位字长的存储器，问：（1） 该存储器能存储多少个字节的信息？（2） 如果存储器由 512K8 位 SRAM 芯片组成，需要多少芯片？（3） 需要多少位地址作芯片选择？ 解：（1） 220= 1M ， 该存储

9、器能存储的信息为： 1M32/8=4MB （2）（1000/512）（32/8）= 8（片）（ 3） 需要 1 位地址作为芯片选择。2. 已知某 64 位机主存采用半导体存储器， 其地址码为 26 位，若使用 256K16 位的 DRAM 芯片组成该机所允许的最大主存空间，并选用模块板结构形式，问：（1） 每个模块板为 1024K64 位，共需几个模块板？（2） 个模块板内共有多少 DRAM 芯片 ?（3）主存共需多少 DRAM 芯片? CPU 如何选择各模块板？解： （1）. 共需模块板数为 m：m= =64 （块 ）（2）. 每个模块板内有 DRAM 芯片数为 n:n=（ / ） （64/

10、16）=16 （ 片 ）（3） 主存共需 DRAM 芯片为： 1664=1024 （ 片 ）每个模块板有 16 片 DRAM 芯片，容量为 1024K 64 位，需 20 根地址线 （A19A0） 完成模块板内存储单元寻址。 一共有 64块模块板，采用 6根高位地址线 （A25A20） ，通过 6： 64 译码器译码产生片选信号对各模块板进行选择。3.主存容量为 4MB ，虚存容量为 1GB，则虚存地址和物理地址各为多少位？如页面大小为 4KB ，则页表长度是多少？ 解：已知主存容量为 4MB ，虚存容量为 1GB 4M 物理地址为 22 位又 1G 虚拟地址为 30 位页表长度为 1GB4K

11、B 230212=218=256K4假设主存只有 a,b,c 三个页框，组成 a 进 c 出的 FIFO 队列，进程访问页面的序列是 0,1,2.4,2,3,0,2,1.3,2 号。用列表法求采用 LRU 替换策略时的命中率。解：命中率为5从下列有关存储器的描述中，选择出正确的答案：A 多体交叉存储主要解决扩充容量问题；B 访问存储器的请求是由 CPU 发出的；（由逻辑电路）C Cache 与主存统一编址，即主存空间的某一部分属于 Cache;D Cache 的功能全由硬件实现。解： D6从下列有关存储器的描述中，选择出正确的答案：A 在虚拟存储器中，外存和主存一相同的方式工作，因此允许程序员

12、用比主存空间大得 多的外存空间编程；B在虚拟存储器中，逻辑地址转换成物理地址是由硬件实现的，仅在页面失效时才由操 作系统将被访问页面从外存调到内存，必要时还要先把被淘汰的页面内容写入外存；C存储保护的目的是：在多用户环境中，既要防止一个用户程序出错而破坏系统软件或 其他用户程序，又要防止一个用户访问不是分配给他的主存区，以达到数据安全和保 密的要求。解：C一、选择题：1计算机系统中的存贮器系统是指 。A RAM 存贮器B ROM存贮器C 主存贮器D 主存贮器和外存贮器2 相联存贮器是按 进行寻址的存贮器。A 地址方式 B 堆栈方式C 内容指定方式 D 地址方式与堆栈方式3.某 SRAM芯片，存

13、储容量为 64K16 位，该芯片的地址线和数据线数目为 A 64 ，16 B 16 ，64 C 64，8 D 16，16 。4.交叉存贮器实质上是一种 存贮器，它能 执行 独立的读写操作。A 模块式，并行，多个 B 模块式串行，多个C 整体式，并行，一个 D 整体式，串行，多个 二、填空题：1闪速存储器能提供高性能、低功耗、高可靠性及 . 能力，为现有的 . 体系结构带来巨大变化，因此作为 . 用于便携式电脑中。2. 相联存储器不按地址而是按 . 访问的存储器，在 cache 中用来存放 . ，在虚拟存储器中用来存放 . 。答案：一、1. D 2. C 3. D 4. A二、 1 瞬时启动 存

14、储器 固态盘2. 内容 行地址表 页表和快表第四章1ASCll 码是 7位，如果设计主存单元字长为 32 位，指令字长为 12位，是否合理？为什么？32 位，一个存储单元可存放 4 个 ASCII解：指令字长设计为 12 位不是很合理。主存单元字长为 码，余下 4 位可作为 ASCII 码的校验位（每个 ASCII 码带一位校验位），这样设计还是合理的。 但是，设计指令字长为 12 位就不合理了， 12 位的指令码存放在字长 32 位的主存单元中， 造成 19 位不能用而浪费了存储空间。2. 假设某计算机指令长度为 20 位，具有双操作数、单操作数、无操作数三类指令形式，每个操 作数地址规定用

15、 6 位表示。问：若操作码字段固定为 8 位，现已设计出 m条双操作数指令， n 条无操作数指令，在此情况下，这 台计算机最多可以设计出多少条单操作数指令？解：这台计算机最多可以设计出 256-m-n 条单操作数指令14. 从以下有关 RISC 的描述中，选择正确答案。A.采用 RISC技术后，计算机的体系结构又恢复到早期的比较简单的情况。B.为了实现兼容，新设计的 RISC，是从原来 CISC 系统的指令系统中挑选一部分实现的。C RISC的主要目标是减少指令数，提高指令执行效率。D RISC设有乘、除法指令和浮点运算指令。解： C 15. 根据操作数所在位置，指出其寻址方式（填空）：（ 1

16、）操作数在寄存器中，为（ A）寻址方式。（ 2）操作数地址在寄存器，为（ B）寻址方式。（ 3）操作数在指令中，为（ C）寻址方式。（ 4）操作数地址（主存）在指令中，为（ D）寻址方式（ 5）操作数的地址，为某一寄存器内容与位移量之和可以是（ E，F，G）寻址方式。解： A：寄存器直接； B： 寄存器间接； C ：立即；D： 直接； E：相对； F ：基值； G：变址一、选择题：1变址寻址方式中，操作数的有效地址等于 A 基值寄存器内容加上形式地址（位移量） B 堆栈指示器内容加上形式地址（位移量） C 变址寄存器内容加上形式地址（位移量） D 程序记数器内容加上形式地址（位移量）2. 用某

17、个寄存器中操作数的寻址方式称为 寻址。A 直接 B 间接 C 寄存器直接 D 寄存器间接3堆栈寻址方式中，设 A为累加器， SP为堆栈指示器， MSP为 SP所指示的栈顶单元，如果进栈 的操作是： （A） MSP, （SP） - 1SP, 那么出栈的操作应为：A （MSP） A, （SP）+1 SPB （SP）+1 SP, （MSP） AC （SP）-1 SP, （MSP） AD （MSP） A, （SP）-1 SP二、填空题：1寻址方式按操作数的 . 位置不同，多使用 . 和. 型, 前者比后者执行速度快。2. 一个较完善的指令系统应包含 . 类指令， . 类指令， . 类指令，程序控制类指

18、令， I/O 类指令，字符串类指令，系统控制类指令。答案：一、1. C 2. C 3. B、 1 物理 RR RS2. 数据传送 算术运算 逻辑运算第五章1请在括号内填入适当答案。在 CPU中：（3） 算术逻辑运算结果通常放在（ 通用寄存器 ）和（ 数据缓冲寄存器 DR ）、选择题：1以下叙述中正确描述的句子是：A 同一个 CPU周期中，可以并行执行的微操作叫相容性微操作B 同一个 CPU周期中，不可以并行执行的微操作叫相容性微操作C 同一个 CPU周期中，可以并行执行的微操作叫相斥性微操作D 同一个 CPU周期中，不可以并行执行的微操作叫相斥性微操作2. 流水 CPU 是由一系列叫做 段的处

19、理线路所组成，和具有 m个并行部件的 CPU相比，一个 m段流水 CPU 。A 具备同等水平的吞吐能力 B 不具备同等水平的吞吐能力C 吞吐能力大于前者的吞吐能力 D 吞吐能力小于前者的吞吐能力3. 存放微程序的控制存储器称为 。A 高速缓冲存储器 B 控制存储器C.虚拟存储器 D 主存储器4.一般机器周期的时间是根据 来规定的。A 主存中读取一个指令字的最短时间B 主存中读取一个数据字的最长时间C 主存中写入一个数据字的平均时间D 主存中读取一个数据字的平均时间二、填空题：1微程序设计技术是利用 . 方法设计 . 的一门技术。 具有规整性、 可维护性、 等一系列优点。2. 硬布线器的设计方法

20、是：先画出 流程图，再利用 写出综合逻辑表达式，然后用 等器件实现。答案：一、1. A D 2. A 3. B 4. A二、 1.软件 操作控制 灵活性2.指令周期 布尔代数 门电路和触发器第六章3. 用异步通信方式传送字符 A 和8 ，数据有 7 位，偶校验 1 位。起始位 1 位, 停止位 l 位，请分别画出波形图。解： 字符 A的 ASCII 码为 41H=1000001B ；字符 8 的 ASCII 码为 38H=0111000B ；串行传送波形图为：注： B ：起始位C ：校验位, 是因为同步通信S ：停止位8同步通信之所以比异步通信具有较高的传输频率A.不需要应答信号；B.总线长度

21、较短；C.用一个公共时钟信号进行同步；D.各部件存取时间比较接近。解： C9. 在集中式总线仲裁中， 方式响应时间最快， 方式对 最敏感。A.菊花链方式 B. 独立请求方式 C. 电路故障 D. 计数器定时查询方式 解： B A C10. 采月串行接口进行 7 位 ASCII 码传送，带有 1 位奇校验位， l 位起始位和 1 位停止位 , 当传 输率为 9600 波特时，字符传送速率为 。A.960 B.873. C.1372 D.480解： A11系统总线中地址线的功能是 。A 选择主存单元地址B 选择进行信息传输的设备C 选择外存地址D 指定主存和 I/O 设备接口电路的地址 解： D1

22、2系统总线中控制器的功能是 A提供主存、 I/O接口设备的控制信号和响应信号B提供数据信息C提供时序信号D提供主存、 I/O接口设备的响应信号解： D14. PCI 是一个与处理器无关的 ，它采用 时序协议和 式仲裁策略，并具有 能力。A.集中 B.自动配置 C.同步 D. 高速外围总线解：D C A B15. PCI 总线的基本传输机制是 传送。利用 可以实现总线间的 传送，使所有的存取都按 CPU的需要出现在总线上。 PCI 允许 总线 工作。A. 桥 B. 猝发式 C. 并行 D. 多条 E. 猝发式解： B A C D E一、选择题： 1计算机使用总线结构的主要优点是便于实现积木化，同

23、时 。A 减少了信息传输量B 提高了信息传输的速度C 减少了信息传输线的条数D 加重了 CPU的工作量2. 描述 PCI 总线中基本概念不正确的句子是 A HOST 总线不仅连接主存，还可以连接多个 CPUB PCI 总线体系中有三种桥，它们都是 PCI 设备C 以桥连接实现的 PCI 总线结构不允许许多条总线并行工作D 桥的作用可使所有的存取都按 CPU 的需要出现在总线上3三种集中式总线控制中， 方式对电路故障最敏感。A 计数器定时查询 B 链式查询C 独立查询 D 计数器定时查询和链式查询4.采用串行接口进行 7 位 ASCII 码传送，停止位为一位并带一位奇校验位，当波特率为 9600

24、 时，字符传送速率为 。A 960 字符 /s B 873 字符 /s C 1371 字符 /s D 480 字符 /s二、填空题：1 衡量总线性能的重要指标是 . ，它定义为总线本身所能达到的最高 . 。PCI 总线的带宽可达 . 。2. 当代流行的标准总线内部结构包含 总线， 总线， 总线，以及公用总线。答案：一、1. C 2. C 3. B 4. A二、 1总线带宽 传输速率 264MB / S2. 数据传送 仲裁 中断和同步第七章解： D2打印机根据印字方式可以分为（）和（ ）两大类，在（）类打印机中，只有（ ）型打印机能打印汉字，请从下面答案中选择填空。A 针型打印机 B. 活字型打

25、印机C.击打式 D. 非击打式 解：C D C A 8某磁盘存贮器转速为 3000 转 / 分，共有 4 个记录面，每毫米 5 道，每道记录信息为 12288 字节，最小磁道直径为 230mm，共有 275 道。问：（ 1） 磁盘存贮器的容量是多少？（ 2） 最高位密度与最低位密度是多少？（ 3） 磁盘数据传输率是多少？（ 4） 平均等待时间是多少？（ 5） 给出一个磁盘地址格式方案。解：（ 1 ） 每道记录信息容量 = 12288 字节 每个记录面信息容量 = 275 12288 字节 共有 4 个记录面，所以磁盘存储器总容量为 ：4 275 12288 字节 = 13516800 字节（2

26、） 最高位密度 D1按最小磁道半径 R1计算（ R1 = 115mm）：D1 = 12288 字节 / 2 R1 = 17 字节 / mm 最低位密度 D2按最大磁道半径 R2 计算：R2 = R 1 + （275 5） = 115 + 55 = 170mmD2 = 12288 字节 / 2 R2 = 11.5 字节 / mm（ 3 ） 磁盘传输率 C = r Nr = 3000 / 60 = 50 周 / 秒N = 12288 字节（信道信息容量）C = r N = 50 12288 = 614400 字节 / 秒（ 4 ）平均等待时间 = 1/2r = 1 / （2 50） = 10 毫秒

27、（ 5 ）磁盘存贮器假定只有一台，所以可不考虑台号地址。有 4 个记录面，每个记录面有 275 个磁道。假定每个扇区记录 1024 个字节，则需要 12288 1024 字节 = 12 个扇区。由此可得 如下地址格式：14有一台磁盘机，其平均寻道时间为了 30ms, 平均旋转等待时间为 120ms，数据传输速率为500B/ms ，磁盘机上存放着 1000 件每件 3000B 的数据。现欲把一件数据取走，更新后在放回原 地，假设一次取出或写入所需时间为：平均寻道时间 +平均等待时间 +数据传送时间另外，使用 CPU更新信息所需时间为 4ms, 并且更新时间同输入输出操作不相重叠。 试问：（ 1）

28、 盘上全部数据需要多少时间？（ 2） 若磁盘及旋转速度和数据传输率都提高一倍，更新全部数据需要多少间？解：（ 1）磁盘上总数据量 = 1000 3000B = 3000000B 读出全部数据所需时间为 3000000B 500B / ms = 6000ms重新写入全部数据所需时间 = 6000ms 所以，更新磁盘上全部数据所需的时间为2(平均找道时间 + 平均等待时间 + 数据传送时间 )+ CPU更新时间 = 2 (30 + 120 + 6000 )ms + 4ms = 12304ms(2) 磁盘机旋转速度提高一倍后，平均等待时间为 60ms；数据传输率提高一倍后，数据传送时间变为： 300

29、0000B 1000B / ms = 3000ms 更新全部数据所需时间为：2 ( 30 + 60 + 3000 ) ms + 4ms = 6184ms、选择题：1带有处理器的设备一般称为 设备A 智能化 B 交互式 C 远程通信 D 过程控制2. 计算机的外围设备是指 。A 输入 / 输出设备 B 外存储器C 远程通信设备 D 除了 CPU 和内存以外的其它设备二、填空题：1显示适配器作为 CRT和 CPU的接口，由 存储器， 控制器， 三部分组成。2. 磁表面存储器主要技术指标有 ， ， ，数据传输率。3. 显示设备工作时， 为了不断提供刷新图像的信号， 必须把一帧图像信息存储在 存储器中。4.CPU 对外设的控制命令、外设提供 CPU查询的状态信息，以及 CPU与外设的数据传送均是通 过 CPU 与接口间的 总线传送的。5.计算机通常采用两种 I/O 设备的编址方式，即 和 编址方式。后者通常不需设置 指令( IN 、OUT等)。答案：、 1. A 2