操作系统答案全.docx
《操作系统答案全.docx》由会员分享，可在线阅读，更多相关《操作系统答案全.docx（91页珍藏版）》请在冰豆网上搜索。
操作系统答案全
[英文原版]操作系统_精髓与设计原理_第6版答案翻译
KeysofOperatingSystemsInternalsandDesignPrinciples
6thEdition
第一章计算机系统概述
复习题：
1.1、列出并简要地定义计算机的四个主要组成部分。
答：
主存储器，存储数据和程序；算术逻辑单元，能处理二进制数据；控制单元，解读存储器中的指令并且使他们得到执行；输入/输出设备，由控制单元管理。
1.2、定义处理器寄存器的两种主要类别。
答：
用户可见寄存器：
优先使用这些寄存器，可以使机器语言或者汇编语言的程序员减少对主存储器的访问次数。
对高级语言而言，由优化编译器负责决定把哪些变量应该分配给主存储器。
一些高级语言，如C语言，允许程序言建议编译器把哪些变量保存在寄存器中。
控制和状态寄存器：
用以控制处理器的操作，且主要被具有特权的操作系统例程使用，以控制程序的执行。
1.3、一般而言，一条机器指令能指定的四种不同操作是什么？
答：
这些动作分为四类：
处理器－寄存器：
数据可以从处理器传送到存储器，或者从存储器传送到处理器。
处理器－I/O：
通过处理器和I/O模块间的数据传送，数据可以输出到外部设备，或者从外部设备输入数据。
数据处理，处理器可以执行很多关于数据的算术操作或逻辑操作。
控制：
某些指令可以改变执行顺序。
1.4、什么是中断？
答：
中断：
其他模块（I/O，存储器）中断处理器正常处理过程的机制。
1.5、多中断的处理方式是什么？
答：
处理多中断有两种方法。
第一种方法是当正在处理一个中断时，禁止再发生中断。
第二种方法是定义中断优先级，允许高优先级的中断打断低优先级的中断处理器的运行。
1.6、内存层次的各个元素间的特征是什么？
答：
存储器的三个重要特性是：
价格，容量和访问时间。
1.7、什么是高速缓冲存储器？
答：
高速缓冲存储器是比主存小而快的存储器，用以协调主存跟处理器，作为最近储存地址的缓冲区。
1.8、列出并简要地定义I/O操作的三种技术。
答：
可编程I/O：
当处理器正在执行程序并遇到与I/O相关的指令时，它给相应的I/O模块发布命令（用以执行这个指令）；在进一步的动作之前，处理器处于繁忙的等待中，直到该操作已经完成。
中断驱动I/O：
当处理器正在执行程序并遇到与I/O相关的指令时，它给相应的I/O模块发布命令，并继续执行后续指令，直到后者完成，它将被I/O模块中断。
如果它对于进程等待I/O的完成来说是不必要的，可能是由于后续指令处于相同的进程中。
否则，此进程在中断之前将被挂起，其他工作将被执行。
直接存储访问：
DMA模块控制主存与I/O模块间的数据交换。
处理器向DMA模块发送一个传送数据块的请求，（处理器）只有当整个数据块传送完毕后才会被中断。
1.9、空间局部性和临时局部性间的区别是什么？
答：
空间局部性是指最近被访问的元素的周围的元素在不久的将来可能会被访问。
临时局部性（即时间局部性）是指最近被访问的元素在不久的将来可能会被再次访问。
1.10、开发空间局部性和时间局部性的策略是什么？
答：
空间局部性的开发是利用更大的缓冲块并且在存储器控制逻辑中加入预处理机制。
时间局部性的开发是利用在高速缓冲存储器中保留最近使用的指令及数据，并且定义缓冲存储的优先级。
习题：
1.1、图1.3中的理想机器还有两条I/O指令：
0011=从I/O中载入AC
0111=把AC保存到I/O中
在这种情况下，12位地址标识一个特殊的外部设备。
请给出以下程序的执行过程（按照图1.4的格式）：
1.从设备5中载入AC。
2.加上存储器单元940的内容。
3.把AC保存到设备6中。
假设从设备5中取到的下一个值为3940单元中的值为2。
答案：
存储器（16进制内容）：
300：
3005；301：
5940；302：
7006
步骤1：
3005－>IR；步骤2：
3－>AC
步骤3：
5940－>IR；步骤4：
3＋2＝5－>AC
步骤5：
7006－>IR：
步骤6：
AC－>设备6
1.2、本章中用6步来描述图1.4中的程序执行情况，请使用MAR和MBR扩充这个描述。
答案：
1.a.PC中包含第一条指令的地址300，该指令的内容被送入MAR中。
b.地址为300的指令的内容（值为十六进制数1940）被送入MBR，并且PC增1。
这两个步骤是并行完成的。
c.MBR中的值被送入指令寄存器IR中。
2.a.指令寄存器IR中的地址部分（940）被送入MAR中。
b.地址940中的值被送入MBR中。
c.MBR中的值被送入AC中。
3.a.PC中的值（301）被送入MAR中。
b.地址为301的指令的内容（值为十六进制数5941）被送入MBR，并且PC增1。
c.MBR中的值被送入指令寄存器IR中。
4.a.指令寄存器IR中的地址部分（941）被送入MAR中。
b.地址941中的值被送入MBR中。
c.AC中以前的内容和地址为941的存储单元中的内容相加，结果保存到AC中。
5.a.PC中的值（302）被送入MAR中。
b.地址为302的指令的内容（值为十六进制数2941）被送入MBR，并且PC增1。
c.MBR中的值被送入指令寄存器IR中。
6.a.指令寄存器IR中的地址部分（941）被送入MAR中。
b.AC中的值被送入MBR中。
c.MBR中的值被存储到地址为941的存储单元之中。
1.4、假设有一个微处理器产生一个16位的地址（例如，假设程序计数器和地址寄存器都是16位）并且具有一个16位的数据总线。
a.如果连接到一个16位存储器上，处理器能够直接访问的最大存储器地址空间为多少？
b.如果连接到一个8位存储器上，处理器能够直接访问的最大存储器地址空间为多少？
c.处理访问一个独立的I/O空间需要哪些结构特征？
d.如果输入指令和输出指令可以表示8位I/O端口号，这个微处理器可以支持多少8位I/O端口？
答案：
对于（a）和（b）两种情况，微处理器可以直接访问的最大存储器地址空间为216=64Kbytes；唯一的区别是8位存储器每次访问传输1个字节，而16位存储器每次访问可以传输一个字节或者一个16位的字。
对于（c）情况，特殊的输入和输出指令是必要的，这些指令的执行体会产生特殊的“I/O信号”（有别于“存储器信号”，这些信号由存储器类型指令的执行体产生）；在最小状态下，一个附加的输出针脚将用来传输新的信号。
对于（d）情况，它支持28=256个输入和28=256个输出字节端口和相同数目的16位I/O端口；在任一情况,一个输入和一个输出端口之间的区别是通过被执行的输入输出指令所产生的不同信号来定义的。
1.5、考虑一个32位微处理器，它有一个16位外部数据总线，并由一个8MHz的输入时钟驱动。
假设这个微处理器有一个总线周期，其最大持续时间等于4个输入时钟周期。
请问该微处理器可以支持的最大数据传送速度为多少？
外部数据总线增加到21位，或者外部时钟频率加倍，哪种措施可以更好地提高处理器性能？
请叙述你的设想并解释原因。
答案：
时钟周期＝1/（8MHZ）＝125ns
总线周期＝4×125ns＝500ns
每500ns传输2比特；因此传输速度＝4MB/s
加倍频率可能意味着采用了新的芯片制造技术（假设每个指令都有相同的时钟周期数）；加倍外部数据总线，在芯片数据总线驱动/锁存、总线控制逻辑的修改等方面手段广泛（或许更新）。
在第一种方案中，内存芯片的速度要提高一倍（大约），而不能降低微处理器的速度；第二种方案中，内存的字长必须加倍，以便能发送/接受32位数量。
1.6、考虑一个计算机系统，它包含一个I/O模块，用以控制一台简单的键盘/打印机电传打字设备。
CPU中包含下列寄存器，这些寄存器直接连接到系统总线上：
INPR：
输入寄存器，8位
OUTR：
输出寄存器，8位
FGI：
输入标记，1位
FGO：
输出标记，1位
IEN：
中断允许，1位
I/O模块控制从打字机中输入击键，并输出到打印机中去。
打字机可以把一个字母数字符号编码成一个8位字，也可以把一个8位字解码成一个字母数字符号。
当8位字从打字机进入输入寄存器时，输入标记被置位；当打印一个字时，输出标记被置位。
a.描述CPU如何使用这4个寄存器实现与打字机间的输入/输出。
b.描述通过使用IEN，如何提高执行效率？
答案：
a.来源于打字机的输入储存在INPR中。
只有当FGI＝0时，INPR才会接收来自打字机的数据。
当数据接收后，被储存在INPR里面，同时FGI置为1。
CPU定期检查FGI。
如果FGI＝1，CPU将把INPR里面的内容传送至AC，并把FGI置为0。
当CPU需要传送数据到打字机时，它会检查FGO。
如果FGO＝0，CPU处于等待。
如果FGO＝1，CPU将把AC的内容传送至OUTER并把FGO置为0。
当数字符号打印后，打字机将把FGI置为1。
b.（A）描述的过程非常浪费。
速度远高于打字机的CPU必须反复不断的检查FGI和FGO。
如果中断被使用，当打字机准备接收或者发送数据时，可以向CPU发出一个中断请求。
IEN计数器可以由CPU设置（在程序员的控制下）。
1.7、实际上在所有包括DMA模块的系统中，DMA访问主存储器的优先级总是高于处理器访问主存储器的优先级。
这是为什么?
答案：
如果一个处理器在尝试着读或者写存储器时被挂起,通常除了一点轻微的时间损耗之外没有任何危害。
但是，DMA可能从或者向设备（例如磁盘或磁带）以数据流的方式接收或者传输数据并且这是不能被打断的。
否则，如果DMA设备被挂起（拒绝继续访问主存），数据可能会丢失。
1.9、一台计算机包括一个CPU和一台I/O设备D，通过一条共享总线连接到主存储器M，数据总线的宽度为1个字。
CPU每秒最多可执行106条指令，平均每条指令需要5个机器周期，其中3个周期需要使用存储器总线。
存储器读/写操作使用1个机器周期。
假设CPU正在连续不断地执行后台程序，并且需要保证95%的指令执行速度，但没有任何I/O指令。
假设1个处理器周期等于1个总线周期，现在要在M和D之间传送大块数据。
a.若使用程序控制I/O，I/O每传送1个字需要CPU执行两条指令。
请估计通过D的I/O数据传送的最大可能速度。
b.如果使用DMA传送，请估计传送速度。
答案：
a.处理器只能分配5％的时间给I/O.所以最大的I/O指令传送速度是10e6×0.05＝50000条指令/秒。
因此I/O的传送速率是25000字/秒。
b.使用DMA控制时，可用的机器周期下的数量是
10e6（0.05×5＋0.95×2）＝2.15×10e6
如果我们假设DMA模块可以使用所有这些周期，并且忽略任何设置和状态检查时间，那么这个值就是最大的I/O传输速率。
1.10、考虑以下代码：
for（i=0；i<20；i++）
for（j=0；j<10；j++）
a[i]=a[i]*j
a.请举例说明代码中的空间局部性。
b.请举例说明代码中的时间局部性。
答案：
a.读取第二条指令是紧跟着读取第一条指令的。
b.在很短的间歇时间内，a[i]在循环内部被访问了十次。
1.11、请将附录1A中的式（1.1）和式（1.2）推广到n级存储器层次中。
答案：
定义：
Ci=存储器层次i上每一位的存储单元平均花销
Si=存储器层次i的规模大小
Ti=存储器层次i上访问一个字所需时间
Hi=一个字在不高于层次i的存储器上的概率
Bi=把一个数据块从层次i+1的存储器上传输到层次i的存储器上所需时间
高速缓冲存储器作为是存储器层次1；主存为存储器层次2；针对所有的N层存储器层以此类推。
有：
Ts的引用更复杂，我们从概率论入手：
所期望的值
，由此我们可以写出：
我们需要清楚如果一个字在M1（缓存）中，那么对它的读取非常快。
如果这个字在M2而不在M1中，那么数据块需要从M2传输到M1中，然后才能读取。
因此，T2=B1+T1
进一步，T3=B2+T2=B1+B2+T1
以此类推：
所以，
但是，
最后，
1.12、考虑一个存储器系统，它具有以下参数：
Tc=100nsCc=0.01分/位
Tm=1200nsCm=0.001分/位
a.1MB的主存储器价格为多少？
b.使用高速缓冲存储器技术，1MB的主存储器价格为多少？
c.如果有效存取时间比高速缓冲存储器存取时间多10%，命中率H为多少？
答案：
a.价格=Cm×8×106=8×103￠=＄80
b.价格=Cc×8×106=8×104￠=＄800
c.由等式1.1知：
1.1×T1=T1+（1-H）T2
（0.1）（100）=（1-H）（1200）
H=1190/1200
1.13、一台计算机包括包括高速缓冲存储器、主存储器和一个用做虚拟存储器的磁盘。
如果要存取的字在高速缓冲存储器中，存取它需要20ns；如果该字在主存储器中而不在高速缓冲存储器中，把它载入高速缓冲存储器需要60ns（包括最初检查高速缓冲存储器的时间），然后再重新开始存取；如果该字不在主存储器中，从磁盘中取到内存需要12ms，接着复制到高速缓冲存储器中还需要60ns，再重新开始存取。
高速缓冲存储器的命中率为0.9，主存储器的命中率为0.6，则该系统中存取一个字的平均存取时间是多少（单位为ns）？
答案：
有三种情况需要考虑：
字所在的位置
概率
访问所需时间（ns）
在缓存中
0.9
20
不在缓存，在主存中
（0.1）（0.6）=0.06
60+20=80
不在缓存也不在主存中
（0.1）（0.4）=0.04
12ms+60+20=12,000,080
所以平均访问时间是：
Avg=（0.9）（20）+（0.06）（80）+（0.04）（12000080）=480026ns
1.14、假设处理器使用一个栈来管理过程调用和返回。
请问可以取消程序计数器而用栈指针代替吗？
答案：
如果栈只用于保存返回地址。
或者如果栈也用于传递参数，这种方案只有当栈作为传递参数的控制单元而非机器指令时才成立。
这两种情况下可以取消程序计数器而用栈指针代替。
在后者情况中，处理器同时需要一个参数和指向栈顶部的程序计数器。
第二章操作系统概述
复习题
2.1操作系统设计的三个目标是什么？
方便：
操作系统使计算机更易于使用。
有效：
操作系统允许以更有效的方式使用计算机系统资源。
扩展的能力：
在构造操作系统时，应该允许在不妨碍服务的前提下有效地开发、测试和引进新的系统功能。
2.2什么是操作系统的内核？
内核是操作系统最常使用的部分，它存在于主存中并在特权模式下运行，响应进程调度和设备中断。
2.3什么是多道程序设计？
多道程序设计是一种处理操作，它在两个或多个程序间交错处理每个进程。
2.4什么是进程？
进程是一个正在执行的程序，它被操作系统控制和选择。
2.5操作系统是怎么使用进程上下文的？
执行上下文又称为进程状态，是操作系统用来管理和控制所需的内部数据。
这种内部信息和进程是分开的，因为操作系统信息不允许被进程直接访问。
上下文包括操作系统管理进程以及处理器正确执行进程所需要的所有信息，包括各种处理器寄存器的内容，如程序计数器和数据寄存器。
它还包括操作系统使用的信息，如进程优先级以及进程是否在等待特定I/O事件的完成。
2.6列出并简要介绍操作系统的五种典型存储管理职责。
进程隔离：
操作系统必须保护独立的进程，防止互相干涉数据和存储空间。
自动分配和管理：
程序应该根据需要在存储层次间动态的分配，分配对程序员是透明的。
因此，程序员无需关心与存储限制有关的问题，操作系统有效的实现分配问题，可以仅在需要时才给作业分配存储空间。
2.7解释实地址和虚地址的区别。
虚地址指的是存在于虚拟内存中的地址，它有时候在磁盘中有时候在主存中。
实地址指的是主存中的地址。
2.8描述轮循调度技术。
轮循调度是一种调度算法，所有的进程存放在一个环形队列中并按固定循序依次激活。
因为等待一些事件（例如：
等待一个子进程或一个I/O操作）的发生而不能被处理的进程将控制权交给调度器。
2.9解释单体内核和微内核的区别。
单体内核是一个提供操作系统应该提供的功能的大内核，包括调度、文件系统、网络、设备驱动程序、存储管理等。
内核的所有功能成分都能够访问它的内部数据结构和程序。
典型情况下，这个大内核是作为一个进程实现的，所有元素都共享相同的地址空间。
微内核是一个小的有特权的操作系统内核，只提供包括进程调度、内存管理、和进程间通信等基本功能，要依靠其他进程担当起和操作系统内核联系作用。
2.10什么是多线程？
多线程技术是指把执行一个应用程序的进程划分成可以同时运行的多个线程。
习题
2.1假设我们有一台多道程序的计算机，每个作业有相同的特征。
在一个计算周期T中，一个作业有一半时间花费在I/O上，另一半用于处理器的活动。
每个作业一共运行N个周期。
假设使用简单的循环法调度，并且I/O操作可以与处理器操作重叠。
定义以下量：
·时间周期=完成任务的实际时间
·吞吐量=每个时间周期T内平均完成的作业数目
·处理器使用率=处理器活跃（不是处于等待）的时间的百分比
当周期T分别按下列方式分布时，对1个、2个和4个同时发生的作业，请计算这些量：
a.前一般用于I/O，后一半用于处理器。
b.前四分之一和后四分之一用于I/O，中间部分用于处理器。
答：
（a）和（b）的答案相同。
尽管处理器活动不能重叠，但I/O操作能。
一个作业时间周期=NT处理器利用率=50﹪
两个作业时间周期=NT处理器利用率=100﹪
四个作业时间周期=（2N-1）NT处理器利用率=100﹪
2.2I/O限制的程序是指如果单独运行，则花费在等待I/O上的时间比使用处理器的时间要多的程序。
处理器限制的程序则相反。
假设短期调度算法偏爱那些在近期石油处理器时间较少的算法，请解释为什么这个算法偏爱I/O限制的程序，但是并不是永远不受理处理器限制程序所需的处理器时间？
受I/O限制的程序使用相对较少的处理器时间，因此更受算法的青睐。
然而，受处理器限制的进程如果在足够长的时间内得不到处理器时间，同一算法将允许处理器去处理此进程，因为它最近没有使用过处理器。
这样，一个处理器限制的进程不会永远得不到处理器。
2.3请对优化分时系统的调度策略和用于优化多道程序批处理系统的调度策略进行比较。
分时系统关注的是轮转时间，时间限制策略更有效是因为它给所有进程一个较短的处理时间。
批处理系统关心的是吞吐量，更少的上下文转换和更多的进程处理时间。
因此，最小的上下文转换最高效。
2.4系统调用的目的是什么?
如何实现与操作系统相关的的系统调用以及与双重模式（内核模式和用户模式）操作相关的系统调用？
系统调用被应用程序用来调用一个由操作系统提供的函数。
通常情况下，系统调用最终转换成在内核模式下的系统程序。
2.5在IBM的主机操作系统OS/390中，内核中的一个重要模块是系统资源管理程序（SystemResourceManager,SRM），他负责地址空间（进程）之间的资源分配。
SRM是的OS/390在操作系统中具有特殊性，没有任何其他的主机操作系统，当然没有任何其他类型的操作系统可以比得上SRM所实现的功能。
资源的概念包括处理器、实存和I/O通道，SRM累计处理器、I/O通道和各种重要数据结构的利用率，它的目标是基于性能监视和分析提供最优的性能，其安装设置了以后的各种性能目标作为SRM的指南，这会基于系统的利用率动态的修改安装和作业性能特点。
SRM依次提供报告，允许受过训练的操作员改进配置和参数设置，以改善用户服务。
现在关注SRM活动的一个实例。
实存被划分为成千上万个大小相等的块，称为帧。
每个帧可以保留一块称为页的虚存。
SRM每秒大约接受20次控制，并在互相之间以及每个页面之间进行检查。
如果页未被引用或被改变，计数器增1。
一段时间后，SRM求这些数据的平均值，以确定系统中一个页面未曾被触及的平均秒数。
这样做的目的是什么？
SRM将采取什么动作？
操作系统可以查看这些数据已确定系统的负荷，通过减少加在系统上的活跃作业来保持较高的平均利用率。
典型的平均时间应该是两分钟以上，这个平均时间看起来很长，其实并不长。
第3章进程描述和控制
复习题：
3.1什么是指令跟踪？
答：
指令跟踪是指为该进程而执行的指令序列。
3.2通常那些事件会导致创建一个进程？
答：
新的批处理作业；交互登录；操作系统因为提供一项服务而创建；由现有的进程派生。
（详情请参考表3.1）
3.3对于图3.6中的进程模型，请简单定义每个状态。
答：
运行态：
该进程正在执行。
就绪态：
进程做好了准备，只要有机会就开始执行。
阻塞态：
进程在某些事件发生前不能执行，如I/O操作完成。
新建态：
刚刚创建的进程，操作系统还没有把它加入到可执行进程组中。
退出态：
操作系统从可执行进程组中释放出的进程，或者是因为它自身停止了，或者是因为某种原因被取消。
3.4抢占一个进程是什么意思？
答：
处理器为了执行另外的进程而终止当前正在执行的进程，这就叫进程抢占。
3.5什么是交换，其目的是什么？
答：
交换是指把主存中某个进程的一部分或者全部内容转移到磁盘。
当主存中没有处于就绪态的进程时，操作系统就把一个阻塞的进程换出到磁盘中的挂起队列，从而使另一个进程可以进入主存执行。
3.6为什么图3.9（b）中有两个阻塞态？
答：
有两个独立的概念：
进程是否在等待一个事件（阻塞与否）以及进程是否已经被换出主存（挂起与否）。
为适应这种2*2的组合，需要两个阻塞态和两个挂起态。
3.7列出挂起态进程的4个特点。
答：
1.进程不能立即执行。
2.进程可能是或不是正在等待一个事件。
如果是，阻塞条件不依赖于挂起条件，阻塞事件的发生不会使进程立即被执行。
3.为了阻止进程执行，可以通过代理把这个进程置于挂起态，代理可以是进程自己，也可以是父进程或操作系统。
4.除非代理显式地命令系统进行状态转换，否则进程无法从这个状态中转移。
3.8对于哪类实体，操作系统为了管理它而维护其信息表？
答：
内存、I/O、文件和进程。
3.9列出进程控制块中的三类信息。
答：
进程标识，处理器状态信息，进程控制信息。
3.10为什么需要两种模式（用户模式和内核模式）？
答：
用户模式下可以执行的指令和访问的内存区域都受到限制。
这是为了防止操作系统受到破坏或者修改。
而在内核模式下则没有这些限制，从而使它能够完成其功能。
3.11操作系统创建一个新进程所执行的步骤是什么？
答：
1.给新进程分配一个唯一的进程标识号。
2.给进程分配空间。
3.初始化进程控制块。
4.设置正确的连接。
5.创建或扩充其他的数据结构。
3.12中断和陷阱有什么区别？
答：
中断与当前正在运行的进程无关的某些类型的外部事件相关，如完成一次I/O操作。
陷阱与当前正在运行的进程所产生的错误或异常条件相关，如非法的文件访问。
3.13举出中断的三个例子。
答：
时钟终端，I/O终端，内存失效。
3.14模式切换和进程切换有什么区别？
答：
发生模式切换可以不改变当前正处于运行态的进程的状态。
发生进程切换时，一个正在执行的进程被中断，操作系统指定另一个进程为运行态。
进程切换需
升级会员 