计算机组成原理第四版课后习题问题详解完整版.docx

计算机组成原理第四版课后习题问题详解完整版.docx

《计算机组成原理第四版课后习题问题详解完整版.docx》由会员分享，可在线阅读，更多相关《计算机组成原理第四版课后习题问题详解完整版.docx（33页珍藏版）》请在冰豆网上搜索。

计算机组成原理第四版课后习题问题详解完整版计算机组成原理第四版课后习题问题详解完整版第一章1.比较数字计算机和模拟计算机的特点解：

模拟计算机的特点：

数值由连续量来表示，运算过程是连续的；数字计算机的特点：

数值由数字量（离散量）来表示，运算按位进行。

两者主要区别见P1表1.1。

2.数字计算机如何分类？

分类的依据是什么？

解：

分类：

数字计算机分为专用计算机和通用计算机。

通用计算机又分为巨型机、大型机、中型机、小型机、微型机和单片机六类。

分类依据：

专用和通用是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。

通用机的分类依据主要是体积、简易性、功率损耗、性能指标、数据存储容量、指令系统规模和机器价格等因素。

3.数字计算机有那些主要应用?

（略）4.冯.诺依曼型计算机的主要设计思想是什么？

它包括哪些主要组成部分？

解：

冯诺依曼型计算机的主要设计思想是：

存储程序和程序控制。

存储程序：

将解题的程序（指令序列）存放到存储器中；程序控制：

控制器顺序执行存储的程序，按指令功能控制全机协调地完成运算任务。

主要组成部分有：

控制器、运算器、存储器、输入设备、输出设备。

5.什么是存储容量？

什么是单元地址？

什么是数据字？

什么是指令字？

解：

存储容量：

指存储器可以容纳的二进制信息的数量，通常用单位KBMBGB来度量，存储容量越大，表示计算机所能存储的信息量越多，反映了计算机存储空间的大小。

单元地址：

单元地址简称地址，在存储器中每个存储单元都有唯一的地址编号，称为单元地址。

数据字：

若某计算机字是运算操作的对象即代表要处理的数据，则称数据字。

指令字：

若某计算机字代表一条指令或指令的一部分，则称指令字。

6.什么是指令？

什么是程序？

解：

指令：

计算机所执行的每一个基本的操作。

程序：

解算某一问题的一串指令序列称为该问题的计算程序，简称程序。

7.指令和数据均存放在存中，计算机如何区分它们是指令还是数据？

解：

一般来讲，在取指周期中从存储器读出的信息即指令信息；而在执行周期中从存储器中读出的信息即为数据信息。

8什么是存？

什么是外存？

什么是CPU什么是适配器？

简述其功能。

解：

存：

一般由半导体存储器构成，装在底版上，可直接和CPU交换信息的存储器称为存储器，简称存。

用来存放经常使用的程序和数据。

外存：

为了扩大存储容量，又不使成本有很大的提高，在计算机中还配备了存储容量更大的磁盘存储器和光盘存储器，称为外存储器，简称外存。

外存可存储大量的信息，计算机需要使用时，再调入存。

CPU包括运算器和控制器。

基本功能为：

指令控制、操作控制、时间控制、数据加工。

适配器：

连接主机和外设的部件，起一个转换器的作用，以使主机和外设协调工作。

9.计算机的系统软件包括哪几类？

说明它们的用途。

解：

系统软件包括：

（1）服务程序：

诊断、排错等

（2）语言程序：

汇编、编译、解释等（3）操作系统（4）数据库管理系统用途：

用来简化程序设计，简化使用方法，提高计算机的使用效率，发挥和扩大计算机的功能及用途。

10.说明软件发展的演变过程。

（略）11.现代计算机系统如何进行多级划分？

这种分级观点对计算机设计会产生什么影响？

解：

多级划分图见P16图1.6。

可分为：

微程序设计级、一般机器级、操作系统级、汇编语言级和高级语言级。

用这种分级的观点来设计计算机，对保证产生一个良好的系统结构是有很大帮助的。

12.为什么软件能够转化为硬件？

硬件能够转化为软件？

实现这种转化的媒介是什么？

（略）13.计算机应用与应用计算机在概念上等价吗？

用学科角度和计算机系统的层次结构来寿命你的观点。

（略）第二章1.写出下列各数的原码、反码、补码、移码表示（用8位二进制数）其中MSB是最高位（又是符号位）LSB是最低位。

如果是小数，小数点在MSB后；如果是整数，小数点在LSB之后。

（1）用小数表示-1（5）用整数-35/64

（2）23/128（3）-127（4）表示-1解：

（1）先把十进制数-35/64写成二进制小数：

（-35/64）10=（-100011/1000000）2=（-100011X2-110）2=（-0.100011）2令x=-0.100011Bx原=1.1000110（注意位数为8位）x反=1.0111001x补=1.0111010x移=0.0111010

（2）先把十进制数23/128写成二进制小数：

（23/128）10=（10111/10000000）2=（10111X2-111）2=（0.0001011）2x反=0.0001011x移=1.0001011x反=1.0000000x移=1.0000001令x=0.0001011Bx原=0.0001011x补=0.0001011（3）先把十进制数-127写成二进制小数:

（-127）10=（-1111111）2令x=-1111111Bx原=1.1111111x补=1.0000001令x=-1.000000B原码、反码无法表示x补=1.0000000X移=0.0000000（5）令Y二-仁-0000001BY原=10000001Y反=11111110Y补=11111111Y移=011111112.设X补=a0,a1,a2a6,其中ai取0或1,若要x0.5,求a0,a1,a2，,a6的取值。

解：

a0=1,a仁0,a2，a6=1T。

3.有一个字长为32位的浮点数，阶码10位（包括1位阶符），用移码表示；尾数22位（包括1位尾符）用补码表示，基数R=2请写出：

（1）最大数的二进制表示；

（2）最小数的二进制表示；（3）规格化数所能表示的数的围；（4）最接近于零的正规格化数与负规格化数。

解：

（1）11111111110111111111111111111111

（2）11111111111000000000000000000000（3）1111111111011111111111111111111101111111111000000000000000000000（4）000000000000000000000000000000010000000000111111*11111114将下列十进制数表示成浮点规格化数，阶码3位，用补码表示;尾数9位，用补码表示。

（1）27/64

（2）-27/64解：

（1）=0.011011B=0.127/64=11011BX1011BX浮点规格化数：

11110110110000

（2）-27/64二-11011BX-0.011011B二-0.11011BX浮点规格化数：

111110010100005.已知X和Y,用变形补码计算X+Y,同时指出运算结果是否溢出

（1）X=0.11011Y=0.00011

（2）X=0.11011Y二-0.10101（3）X=-0.10110Y=-0.00001解：

（1）先写出x和y的变形补码再计算它们的和x补=00.11011y补=00.00011x+y补=x补+y补=00.11011+00.00011=0.11110x+y=0.1111B无溢出。

（2）先写出x和y的变形补码再计算它们的和x补=00.11011y补=11.01011x+y补=x补+y补=00.11011+11.01011=00.00110x+y=0.0011B无溢出。

（3）先写出x和y的变形补码再计算它们的和x补=11.01010y补=11.11111x+y补=x补+y补=11.01010+11.11111=11.01001x+y=-0.10111B无溢出6.已知X和Y,用变形补码计算X-Y,同时指出运算结果是否溢出。

（1）X=0.11011Y=-0.11111

（2）X=0.10111Y=0.11011（3）X=0.11011Y=-0.10011解：

（1）先写出x和y的变形补码，再计算它们的差x补=00.11011y补=11.00001-y补=00.11111x-y补=x补+-y补=00.11011+00.11111=01.11010运算结果双符号不相等为正溢出X-Y=+1.1101B

（2）先写出x和y的变形补码，再计算它们的差x补=00.10111y补=00.11011-y补=11.00101x-y补=00.10111+11.00101=11.11100x-y=-0.001B无溢出（3）先写出x和y的变形补码，再计算它们的差x补=00.11011y补=11.01101-y补=00.10011x-y补=x补+-y补=00.11011+00.10011=01.01110T运算结果双符号不相等为正溢出X-Y=+1.0111B7.用原码阵列乘法器、补码阵列乘法器分别计算XXY。

（1）X=0.11011Y=-0.11111

（2）X=-0.11111Y=-0.11011解：

（1）用原码阵列乘法器计算:

x补=0.11011y补=1.00001（0）11011x）

（1）00001（0）11011（0）00000（0）00000（0）00000（0）00000（0）

（1）

（1）（0）

（1）

（1）

（1）0010111011xXy补=1.0010111011xXy=-0.11010001018用原码阵列除法器计算X+Y。

（1）X=0.11000Y二-0.11111

（2）X=-0.01011Y=0.11001解：

（1）x原=x补=0.11000-IyI补=1.00001被除数X0.11000+-IyI补1.00001余数为负1.11001q0=0左移1.10010+|y|补0.11111余数为正0.10001q1=1左移1.00010+-|y|补1.00001余数为正0.00011q2=1左移0.00110+-|y|补1.00001余数为负1.00111q3=0左移0.01110+|y|补0.11111余数为负1.01101q4=0左移0.11010+|y|补0.11111余数为负1.11001q5=0+|y|补0.11111余数0.11000故x-y原=1.11000即x宁y=-0.11000B余数为0.11000BX9.设阶为5位（包括2位阶符）,尾数为8位（包括2位数符）,阶码、尾数均用补码表示，完成下列取值的X+Y,X-Y运算：

（1）X=X0.100101x（-0.011110）

（2）X=x（-0.010110）X（0.010110）解：

（1）将y规格化得:

y=x（-0.111100）x浮=1101,00.100101y浮=1101,11.000100-y浮=1101,00.111100对阶E补二Ex补+-Ey补=1101+0011=0000Ex=Ey尾数相加相减00.100101+00.111100相加00.100101+11.00010011.10100101.100001x+y浮=1101,11.101001左规x+y浮=1100,11.010010/.x+y=x（-0.101110）x-y浮=1101,01.100001右规x-y浮=1110,00.1100001舍入处理得x-y浮=1110,00.110001x-y=X0.110001

（2）x浮=1011,11.101010y浮=1100,00.010110-y浮=1100,11.101010对阶E补二Ex补+-Ey补=1011+0100=1111E=-1x浮=1100,11.110101（0）尾数相加相加11.110101（0）+00.010110相减11.110101（0）+11.10101000.001011（0）11.011111（0）x+y浮=1100,00.001011（0）左规x+y浮=1010,00.1011000二x+y=X0.1011Bx-y浮=1100,11.011111（0）x（-0.100001B）13.C0,某加法器进位链小组信号为C4C3C2C1,低位来的信号为请分别按下述两种方式写出C4C3C2C的逻辑表达式。

（1）串行进位方式

（2）并行进位方式

（1）串行进位方式：

C1=G1+P1C0其中：

G1=A1B1，P1=A1B1C2=G2+P2C1G2=A2B2，P2=A2B2C3=G3+P3C2G3=A3B3，P3=A3B3C4=G4+P4C3G4=A4B4，P4=A4B4

（2）并行进位方式：

C1=G1+P1C0C2=G2+P2G1+P2P1C0解：

C3=G3+P3G2+P3P2G1+P3P2P1C0C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1CO其中G1-G4,P1-P4表达式与串行进位方式相同。

14.某机字长16位，使用四片74181组成ALU设最低位序标注为0位，要求：

（1）写出第5位的进位信号C6的逻辑表达式；

（2）估算产生C6所需的最长时间；（3）估算最长的求和时间。

解：

（1）组成最低四位的74181进位输出为：

C4=G+PCO,CO为向第0位的进位其中：

G=y3+x3y2+x2x3y1+x1x2x3y0,P=x0x1x2x3所以：

C5=y4+x4C4C6=y5+x5C5=y5+x5y4+x5x4C4

（2）设标准门延迟时间为T，与或非门延迟时间为1.5T，则进位信号C0由最低位传送至C6需经一个反相器，两级与或非门，故产生C6的最长延迟时间为：

T+2X1.5T=4T（3）最长求和时间应从施加操作数到ALU算起：

第一片74181有3级与或非门（产生控制参数x0,y0Cn+4）,第二、第三片74181共2级反相器和2级与或非门（进位链），第四片74181求和逻辑（1级与或非门和1级半加器，其延迟时间为3T）,故总的加法时间为：

T=3X1.5T+2T+2X1.5T+1.5T+1.5T+3T=14T17.设A,B,C是三个16位的通用寄存器，请设计一个16位定点补码运算器，能实现下述功能：

（1）ABA

（2）BXCA,C（高位积在寄存器A中）（3）ABtC（商在寄存器C中）解：

设计能完成加、减、乘、除运算的16位定点补码运算器框图分析各寄存器作用:

加减乘除A被加数t和同左初始为0被除数T余数部分积t乘积（H）除数B加数同左被乘数乘数t乘积（L）商二A:

累加器（16位），具有输入、输出、累加功能及双向移位功能；B:

数据寄存器（16位），具有输入、输出功能；C:

乘商寄存器（16位），具有输入、输出功能及双向移位功能画出框图：

第三章1.有一个具有20位地址和32位字长的存储器，问：

（1）该存储器能存储多少个字节的信息？

（2）如果存储器由512KX8位SRAM芯片组成，需要多少芯片?

（3）需要多少位地址作芯片选择？

解：

（1）v220=1M,二该存储器能存储的信息为：

1MX32/8=4MB

（2）（1000/512）X（32/8）=8（片）（3）需要1位地址作为芯片选择。

2.已知某64位机主存采用半导体存储器，其地址码为26位，若使用256KX16位的DRAM芯片组成该机所允许的最大主存空间，并选用模块板结构形式，问：

（1）每个模块板为1024KX64位，共需几个模块板？

（2）个模块板共有多少DRAM芯片？

（3）主存共需多少DRAM芯片？

CPU如何选择各模块板？

解：

（1）.共需模块板数为mm=n=（=64（块）.每个模块板有DRAM芯片数为n:

）x（64/16）=16（片）（3）主存共需DRAM芯片为：

16X64=1024（片）每个模块板有16片DRAM芯片，容量为1024KX64位需20根地址线（A19A0）完成模块板存储单元寻址。

一共有64块模块板，采用6根高位地址线（A25A20），通过6:

64译码器译码产生片选信号对各模块板进行选择。

3.用16KX8位的DRAM芯片组成64KX32位存储器，要求：

（1）画出该存储器的组成逻辑框图。

设存储器读/写周期为0.5卩S,CPU在1aS至少要访问一次。

试问采用哪种刷新方式比较合理？

两次刷新的最大时间间隔是多少？

对全部存储单元刷新一遍所需的实际刷新时间是多少？

解：

（1）组成64KX32位存储器需存储芯片数为N=（64K/16K）x（32位/8位）=16（片）每4片组成16KX32位的存储区，有A13-A0作为片地址,用A15A14经2:

4译码器产生片选信号,逻辑框图如下所示:

（2）依题意，采用异步刷新方式较合理，可满足CPU在ms至少访问存一次的要求。

设16KX8位存储芯片的阵列结构为128行X128列，按行刷新，刷新周期T=2ms则异步刷新的间隔时间为:

则两次刷新的最大时间间隔发生的示意图如下可见，两次刷新的最大时间间隔为tmaxtmax=15.5-0.5=15（卩S）对全部存储单元刷新一遍所需时间为tRtR=0.5X128=64（卩S）7.某机器中，已知配有一个地址空间为0000H-3FFFH的ROME域。

现在再用一个RAM芯片（8KX8）形成40KX16位的RAM区域，起始地址为6000H,假定RAM芯片有和信号控制端。

CPU的地址总线为A15-A0,数据总线为D15-D0,控制信号为R/（访存），要求:

（1）画出地址译码方案。

（2）将ROM与RAM同CPU连接解：

（1）依题意，主存地址空间分布如右图所示，可选用2片27128（16KX8位）的EPRO作为ROME;10片的8KX8位RAM片组成40KX16位的RAIME。

27128需14位片地址，而RAM需13位,方案如下:

片地址，故可用A15-A13三位高地址经译码产生片选信号

（2）8存储器容量为64M字长64位，模块数m=8,分别用顺序方式和交叉方式进行组织。

存储周期T=100ns,数据总线宽度为64位,总线周期t=10ns.问顺序存储器和交叉存储器的带宽各是多少？

解：

信息总量：

q二64位X8=512位顺序存储器和交叉存储器读出8个字的时间分别是:

t2=mT=8X100ns=8X10（s）t1=T+（m-1）=100+7X10=1.7x10（s）顺序存储器带宽是:

W2=q/t2=512-（8X10）=64x10交叉存储器带宽是:

（位/S）W1=q/t1=512-（1.7X102420次，主存完240ns，求cache/）=301X10（位/S）9.CPU执行一段程序时，cache完成存取的次数为成存取的次数为80次，已知cache存储周期为40ns,主存存储周期为主存系统的效率和平均访问时间。

解：

先求命中率hh=nc/（nc+nm）=2420（2420+80）=0.968则平均访问时间为tata=0.968x40+（1-0.968）x240=46.4（ns）r=240-40=6cache/主存系统的效率为ee=1/r+（1r）x0.968=86.2%10.已知Cache存储周期40ns,主存存储周期200ns.Cache/主存系统平均访问时间为50ns,求Cache的命中率是多少？

解：

tta=tcxh+trx（1-h）h=（ta-tr）/（tc-tr）=（50-200）/（40-200）=15/16=0.9411.主存容量为4MB虚存容量为1GB则虚存地址和物理地址各为多少位？

如页面大小为4KB则页表长度是多少？

解：

已知主存容量为4MB虚存容量为1GB=4M物理地址为22又t=1G虚拟地址为30位页表长度为1GB4KB=230宁212=218=256K14.假设主存只有a,b,c三个页框，组成a进c出的FIFO队列，进程访问页面的序列是0,1,2.4,2,3,0,2,1.3,2号。

用列表法求采用LRU替换策略时的命中率。

解:

.命中率为15.从下列有关存储器的描述中，选择出正确的答案：

A.多体交叉存储主要解决扩充容量问题；B.访问存储器的请由CPU发出的；C.Cache;Cache与主存统一编址，即主存空间的某一部分属于D.Cache的功能全由硬件实现。

解：

D16.从下列有关存储器的描述中，选择出正确的答案：

A.在虚拟存储器中，外存和主存一相同的方式工作，因此允许程序员用比主存空间大得多的外存空间编程；B.在虚拟存储器中，逻辑地址转换成物理地址是由硬件实现的，仅在页面失效时才由操作系统将被访问页面从外存调到存，必要时还要先把被淘汰的页面容写入外存；C.存储保护的目的是：

在多用户环境中，既要防止一个用户程序出错而破坏系统软件或其他用户程序，又要防止一个用户访问不是分配给他的主存区，以达到数据安全和保密的要求。

解:

C第四章1.ASCII码是7位，如果设计主存单元字长为32位，指令字长为12位，是否合理？

为什么？

解：

指令字长设计为12位不是很合理。

主存单元字长为32位，一个存储单元可存放4个ASCII码,余下4位可作为ASCII码的校验位（每个ASCII码带一位校验位），这样设计还是合理的。

但是，设计指令字长为12位就不合理了，12位的指令码存放在字长32位的主存单元中，造成19位不能用而浪费了存储空间。

2假设某计算机指令长度为20位，具有双操作数、单操作数、无操作数三类指令形式，每个操作数地址规定用6位表示。

问：

若操作码字段固定为8位，现已设计出m条双操作数指令，n条无操作数指令，在此情况下，这台计算机最多可以设计出多少条单操作数指令？

解：

这台计算机最多可以设计出256-m-n条单操作数指令3.指令格式结构如下所示，试分析指令格式及寻址方式特点解：

指令格式及寻址方式特点如下:

1单字长二地址指令；2操作码0P可指定=64条指令；3RR型指令，两个操作数均在寄存器中，源和目标都是通用寄存器（可分别指定16个寄存器之一）；4这种指令格式常用于算术逻辑类指令。

4.指令格式结构如下所示，试分析指令格式及寻址方式特点解：

指令格式及寻址方式特点如下:

1双字长二地址指令；2=64条操作码0P可指定指令;3RS型指令，两个操作数一个在寄存器中（16个寄存器之一）另一个在存储器中；4有效地址通过变址求得：

E=（变址寄存器）士D，变址寄存器可有16个。

5.指令格式结构如下所示，试分析指令格式及寻址方式特点解：

指令格式及寻址方式特点如下:

1单字长二地址指令；2操作码0P可指定=16条指令；3有8个通用寄存器，支持8种寻址方式；4可以是RR型指令、SS型指令、RS型指令、6.一种单地址指令格式如下所示，其中I为间接特征，X为寻址模式，D为形式地址。

I,X,D组成该指令的操作数有效地址E。

设R为变址寄存器，R1为基值寄存器，PC为程序计数器，请在下表中第一列位置填入适当的寻址方式名称。

解：

直接寻址2相对寻址3变址寻址4基址寻址5间接寻址6基址间址寻址7.某