计算机组成原理第四版课后习题问题详解完整版.docx

1、计算机组成原理第四版课后习题问题详解完整版计算机组成原理第四版课后习题问题详解完整版 第一章 1.比较数字计算机和模拟计算机的特点 解：模拟计算机的特点：数值由连续量来表示，运算过程是连续的；数字计算机的特点：数值由数字量（离散量）来表示，运算按位 进行。两者主要区别见 P1 表 1.1。2.数字计算机如何分类？分类的依据是什么？解：分类：数字计算机分为专用计算机和通用计算机。通用计算 机又分为巨型机、大型机、中型机、小型机、微型机和单片机六类。分类依据：专用和通用是根据计算机的效率、速度、价格、运行 的经济性和适应性来划分的。通用机的分类依据主要是体积、简易性、功率损耗、性能指标、数据存储容

2、量、指令系统规模和机器价格等因素。3.数字计算机有那些主要应用?（略）4.冯.诺依曼型计算机的主要设计思想是什么？它包括哪些主要组 成部分？解：冯诺依曼型计算机的主要设计思想是：存储程序和程序控制。存储程序：将解题的程序（指令序列）存放到存储器中；程序控制：控制器顺序执行存储的程序，按指令功能控制全机协 调地完成运算任务。主要组成部分有：控制器、运算器、存储器、输入设备、输出设 备。5.什么是存储容量？什么是单元地址？什么是数据字？什么是指令 字？解：存储容量：指存储器可以容纳的二进制信息的数量，通常用单位 KB MB GB来度量，存储容 量越大，表示计算机所能存储的信息量越多，反映了 计算机

3、存储空间的大小。单元地址：单元地址简称地址，在存储器中每个存储单元都有唯 一的地址编号，称为单元地 址。数据字：若某计算机字是运算操作的对象即代表要处理的数据，则称数据字。指令字：若某计算机字代表一条指令或指令的一部分，则称指 令字。6.什么是指令？什么是程序？解：指令：计算机所执行的每一个基本的操作。程序：解算某一问题的一串指令序列称为该问题的计算程序，简 称程序。7.指令和数据均存放在存中，计算机如何区分它们是指令还是数 据？解：一般来讲，在取指周期中从存储器读出的信息即指令信息；而在 执行周期中从存储器中读出的 信息即为数据信息。8 什么是存？什么是外存？什么是 CPU什么是适配器？简述

4、其功 能。解：存：一般由半导体存储器构成，装在底版上，可直接和 CPU 交换 信息的存储器称为存储 器，简称存。用来存放经常使用的程序和数据。外存：为了扩大存储容量，又不使成本有很大的提高，在计算机 中还配备了存储容量更大的 磁盘存储器和光盘存储器，称为外存储器，简称外存。外 存可存储大量的信息，计算 机需要使用时，再调入存。CPU包括运算器和控制器。基本功能为：指令控制、操作控制、时间控制、数据加工。适配器：连接主机和外设的部件，起一个转换器的作用，以使主 机和外设协调工作。9.计算机的系统软件包括哪几类？说明它们的用途。解：系统软件包括：(1)服务程序：诊断、排错等(2)语言程序：汇编、编

5、译、解释等(3)操作系统(4)数据库管理系统 用途：用来简化程序设计，简化使用方法，提高计算机的使用效 率，发挥和扩大计算机的功能 及用途。10.说明软件发展的演变过程。（略）11.现代计算机系统如何进行多级划分？这种分级观点对计算机设 计会产生什么影响？解：多级划分图见 P16 图 1.6。可分为：微程序设计级、一般机器级、操作系统级、汇编语言级和 高级语言级。用这种分级的观点来设计计算机，对保证产生一个良好的系统结 构是有很大帮助的。12.为什么软件能够转化为硬件？硬件能够转化为软件？实现这种 转化的媒介是什么？（略）13.计算机应用与应用计算机在概念上等价吗？用学科角度和 计算机系统的层

6、次结构来寿命你的观点。（略）第二章 1.写出下列各数的原码、反码、补码、移码表示（用 8 位二进制数）其中 MSB是最高位（又是符号位）LSB是最低位。如果是小数，小数 点在 MSB后；如果是整数，小数点在 LSB之后。(1)用小数表示-1(5)用整数-35/64(2)23/128(3)-127(4)表示-1 解：(1)先把十进制数-35/64 写成二进制小数：(-35/64)10=(-100011/1000000)2=(-100011X2-110)2=(-0.100011)2 令 x=-0.100011B x原=1.1000110(注意位数为 8 位)x反=1.0111001 x补=1.01

7、11010 x移=0.0111010(2)先把十进制数 23/128 写成二进制小数：(23/128)10=(1011 1/10000000)2=(10111 X2-111)2=(0.0001011)2 x反=0.0001011 x移=1.0001011 x反=1.0000000 x移=1.0000001 令 x=0.0001011B x原=0.0001011 x补=0.0001011(3)先把十进制数-127 写成二进制小数:(-127)10=(-1111111)2 令 x=-1111111B x原=1.1111111 x补=1.0000001 令 x=-1.000000B 原码、反码无法表

8、示 x补=1.0000000 X 移=0.0000000 (5)令 Y二-仁-0000001B Y原=10000001 Y反=11111110 Y补=11111111 Y移=01111111 2.设X补=a0,a1,a2a6,其中 ai 取 0 或 1,若要 x 0.5,求 a0,a1,a2，,a6的取值。解：a0=1,a仁 0,a2，a6=1T。3.有一个字长为 32 位的浮点数，阶码 10位(包括 1位阶符)，用 移码表示；尾数22 位(包括 1位尾符)用补码表示，基数 R=2 请 写出：(1)最大数的二进制表示；(2)最小数的二进制表示；(3)规格化数所能表示的数的围；(4)最接近于零的

9、正规格化数与负规格化数。解：(1)1111111111 0111111111111111111111(2)1111111111 1000000000000000000000(3)1111111111 0111111111111111111111 0111111111 1000000000000000000000(4)0000000000 0000000000000000000001 0000000000 111111*1111111 4将下列十进制数表示成浮点规格化数，阶码 3位，用补码表示;尾数 9位，用补码表示。（1）27/64（2）-27/64 解：（1）=0.011011B=0.1 2

10、7/64=11011BX 1011BX 浮点规格化数：1111 0110110000 (2)-27/64 二-11011BX-0.011011B二-0.11011BX 浮点规格化数：1111 1001010000 5.已知 X和 Y,用变形补码计算 X+Y,同时指出运算结果是否溢出（1）X=0.11011 Y=0.00011（2）X=0.11011 Y 二-0.10101（3）X=-0.10110 Y=-0.00001 解：（1）先写出 x 和 y的变形补码再计算它们的和 x补=00.11011 y补=00.00011 x+y补=x补+y补=00.11011+00.00011=0.11110

11、x+y=0.1111B 无溢出。(2)先写出 x 和 y的变形补码再计算它们的和 x补=00.11011 y补=11.01011 x+y补=x补+y补=00.11011+11.01011=00.00110 x+y=0.0011B 无溢出。(3)先写出 x 和 y的变形补码再计算它们的和 x补=11.01010 y补=11.11111 x+y补=x补+y补=11.01010+11.11111=11.01001 x+y=-0.10111B 无溢出 6.已知 X和 Y,用变形补码计算 X-Y,同时指出运算结果是否溢出。(1)X=0.11011 Y=-0.11111(2)X=0.10111 Y=0.1

12、1011(3)X=0.11011 Y=-0.10011 解：（1）先写出 x 和 y的变形补码，再计算它们的差 x补=00.11011 y补=11.00001-y 补=00.11111 x-y补=x补+-y补=00.11011+00.11111=01.11010 运算结果双符号不相等为正溢出 X-Y=+1.1101B(2)先写出 x 和 y的变形补码，再计算它们的差 x补=00.10111 y补=00.11011-y 补=11.00101 x-y补=00.10111+11.00101=11.11100 x-y=-0.001B 无溢出(3)先写出 x 和 y的变形补码，再计算它们的差 x补=00

13、.11011 y补=11.01101-y 补=00.10011 x-y补=x补+-y补=00.11011+00.10011=01.01110 T运算结果双符号不相等 为正溢出 X-Y=+1.0111B 7.用原码阵列乘法器、补码阵列乘法器分别计算 XX Y。(1)X=0.11011 Y=-0.11111(2)X=-0.11111 Y=-0.11011 解：(1)用原码阵列乘法器计算:x补=0.11011 y补=1.00001(0)1 10 11 x)(1)0 0 0 0 1 (0)1 1 0 1 1 (0)0 0 0 0 0 (0)0 0 0 0 0 (0)0 0 0 0 0 (0)0 0 0

14、 0 0 (0)(1)(1)(0)(1)(1)(1)0 0 1 0 1 1 1 0 1 1 x X y补=1.0010111011 x X y=-0.1101000101 8 用原码阵列除法器计算 X+Y。(1)X=0.11000 Y二-0.11111(2)X=-0.01011 Y=0.11001 解：(1)x原=x补=0.11000-I y I 补=1.00001 被除数 X 0.11000+-I y I 补 1.00001 余数为负 1.11001 q0=0 左移 1.10010 +|y|补 0.11111 余数为正 0.10001 q1=1 左移 1.00010+-|y|补 1.0000

15、1 余数为正 0.00011 q2=1 左移 0.00110+-|y|补 1.00001 余数为负 1.00111 q3=0 左移 0.01110+|y|补 0.11111 余数为负 1.01101 q4=0 左移 0.11010+|y|补 0.11111 余数为负 1.11001 q5=0+|y|补 0.11111 余数 0.11000 故x-y原=1.11000 即 x 宁 y=-0.11000B 余数为 0.11000BX 9.设阶为 5位（包括 2 位阶符）,尾数为 8 位（包括 2位数符）,阶码、尾数均用补码表示，完成下列取值的X+Y,X-Y运算：(1)X=X 0.100101 x(

16、-0.011110)(2)X=x(-0.010110)X(0.010110)解：（1）将 y规格化得:y=x(-0.111100)x浮=1101,00.100101 y浮=1101,11.000100-y 浮=1101,00.111100 对阶 E补二Ex补+-Ey补=1101+0011=0000 Ex=Ey 尾数相加 相减 00.100101+00.111100 相加 00.100101+11.000100 11.101001 01.100001 x+y浮=1101,11.101001 左规x+y浮=1100,11.010010/.x+y=x(-0.101110)x-y浮=1101,01.1

17、00001 右规x-y 浮=1110,00.1100001 舍入处理得x-y 浮=1110,00.110001 x-y=X 0.110001(2)x浮=1011,11.101010 y 浮=1100,00.010110-y 浮=1100,11.101010 对阶 E补二Ex补+-Ey补=1011+0100=1111 E=-1 x浮=1100,11.110101(0)尾数相加 相加 11.110101(0)+00.010110 相减 11.110101(0)+11.101010 00.001011(0)11.011111(0)x+y浮=1100,00.001011(0)左规x+y浮=1010,0

18、0.1011000 二 x+y=X 0.1011B x-y浮=1100,11.011111(0)x(-0.100001B)13.C0,某加法器进位链小组信号为 C4C3C2C1,低位来的信号为 请分别按下述两种方式写出 C4C3C2C 的逻辑表达式。(1)串行进位方式(2)并行进位方式(1)串行进位方式：C1=G1+P1 C0 其中：G1=A1 B1，P1=A1 B1 C2=G2+P2 C1 G2=A2 B2，P2=A2 B2 C3=G3+P3 C2 G3=A3 B3，P3=A3 B3 C4=G4+P4 C3 G4=A4 B4，P4=A4 B4(2)并行进位方式：C1=G1+P1 C0 C2=

19、G2+P2 G1+P2 P1 C0 解：C3=G3+P3 G2+P3 P2 G1+P3 P2 P1 C0 C4=G4+P4 G3+P4 P3 G2+P4 P3 P2 G1+P4 P3 P2 P1 CO 其中 G1-G4,P1-P4 表达式与串行进位方式相同。14.某机字长 16位，使用四片 74181组成 ALU 设最低位序标注为 0 位，要求：（1）写出第 5位的进位信号 C6的逻辑表达式；（2）估算产生 C6 所需的最长时间；（3）估算最长的求和时间。解：（1）组成最低四位的 74181进位输出为：C4=G+P CO,CO 为 向第 0位的进位 其中：G=y3+x3y2+x2x3y1+x1

20、x2x3y0,P=x0 x1x2x3 所以：C5=y4+x4C4 C6=y5+x5C5=y5+x5y4+x5x4C4（2）设标准门延迟时间为 T，与或非门延迟时间为 1.5T，则 进位信号 C0由最低位传送至 C6需经一个反相器，两级与或非门，故产生 C6的最长延迟时间为：T+2X 1.5T=4T（3）最长求和时间应从施加操作数到 ALU 算起：第一片 74181 有 3级与或非门（产生控制参数 x0,y0Cn+4）,第二、第三片 74181 共 2级反相器和 2 级与或非门（进位链），第四片 74181 求和逻辑（1级与或非门和 1 级半加器，其延迟时间为 3T）,故总的加法时 间为：T=3

21、X 1.5T+2T+2X 1.5T+1.5T+1.5T+3T=14T 17.设 A,B,C 是三个 16 位的通用寄存器，请设计一个 16位定点补 码运算器，能实现下述功能：（1）A BA（2）BX CA,C（高位积在寄存器 A中）（3）A BtC（商在寄存器 C 中）解：设计能完成加、减、乘、除运算的 16位定点补码运算器框图 分析各寄存器作用:加 减 乘 除 A 被加数 t 和 同左 初始为 0 被除数 T 余 数 部分积 t 乘积（H）除数 B 加数 同左 被乘数 乘数 t 乘积（L）商 二 A:累加器（16 位），具有输入、输出、累加功能及双向移位功 能；B:数据寄存器（16 位），具

22、有输入、输出功能；C:乘商寄存器（16 位），具有输入、输出功能及双向移位功能 画出框图：第三章 1.有一个具有 20位地址和 32 位字长的存储器，问：（1）该存储器能存储多少个字节的信息？（2）如果存储器由 512KX8位 SRAM 芯片组成，需要多少芯片?（3）需要多少位地址作芯片选择？解：（1）v 220=1M,二 该存储器能存储的信息为：1MX 32/8=4MB(2)(1000/512)X(32/8)=8(片)(3)需要 1位地址作为芯片选择。2.已知某 64位机主存采用半导体存储器，其地址码为 26位，若使 用 256KX 16位的 DRAM芯片组成该机所允许的最大主存空间，并选用

23、 模块板结构形式，问：(1)每个模块板为 1024KX 64 位，共需几个模块板？(2)个模块板共有多少 DRAM 芯片？(3)主存共需多少 DRAM 芯片？CPU如何选择各模块板？解：(1).共需模块板数为 m m=n=(=64（块）.每个模块板有 DRAM 芯片数为 n:)x(64/16)=16(片)(3)主存共需 DRAM 芯片为：16X 64=1024(片)每个模块板有 16片 DRAM 芯片，容量为 1024KX 64 位 需 20根地址线(A19A0)完成模块 板存储单元寻址。一共有 64块模块板，采用 6根高位地 址线(A25A20)，通过 6:64 译码器译码产生片选信号对各模

24、块板进行选择。3.用 16KX8位的 DRAM 芯片组成 64KX 32 位存储器，要求：(1)画出该存储器的组成逻辑框图。设存储器读/写周期为 0.5卩 S,CPU 在 1 aS 至少要访问一次。试 问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？解：(1)组成 64KX 32 位存储器需存储芯片数为 N=（64K/16K）x（32 位/8 位）=16（片）每 4片组成 16KX 32 位的存储区，有 A13-A0 作为片地址,用 A15 A14经 2:4 译码器产生片选信号,逻辑框图如下所示:(2)依题意，采用异步刷新方式较合理，可

25、满足 CPU在 ms 至少 访问存一次的要求。设 16KX8位存储芯片的阵列结构为 128 行 X 128列，按行刷 新，刷新周期 T=2ms 则异步 刷新的间隔时间为:则两次刷新的最大时间间隔发生的示意图如下 可见，两次刷新的最大时间间隔为 tmax tmax=15.5-0.5=15（卩 S）对全部存储单元刷新一遍所需时间为 tR t R=0.5 X 128=64（卩 S）7.某机器中，已知配有一个地址空间为 0000H-3FFFH的 ROME域。现在再用一个RAM芯片(8KX 8)形成 40KX16位的 RAM区域，起始地 址为 6000H,假定 RAM 芯片有 和 信号控制端。CPU 的

26、地址总线为 A15-A0,数据总线为 D15-D0,控制信号为 R/（访存），要求:（1）画出地址译码方案。（2）将 ROM与 RAM 同 CPU 连接 解：（1）依题意，主存地址空间分布如右图所示，可选用 2 片 27128（16KX8 位）的 EPRO 作为 ROME;10 片的 8KX8 位 RAM 片组成 40KX 16 位的 RAIME。27128 需 14位片地址，而 RAM 需 13位,方案如下:片地址，故可用 A15-A13 三位高地址经译码产生片选信号(2)8 存储器容量为 64M 字长 64位，模块数 m=8,分别用顺序方式 和交叉方式进行组织。存储周期 T=100ns,数

27、据总线宽度为 64位,总线周期 t=10ns.问顺序存储器和交叉存储器的带宽各是多少？解：信息总量：q二 64 位 X 8=512位 顺序存储器和交叉存储器读出 8个字的时间分别是:t2=m T=8 X 100ns =8X 10(s)t1=T+(m-1)=100+7X 10=1.7 x 10(s)顺序存储器带宽是:W2=q/t2=512-(8X 10)=64 x 10 交叉存储器带宽是:(位/S)W1=q/t1=512-(1.7 X 10 2420次，主存完 240ns，求 cache/)=301 X 10（位/S）9.CPU执行一段程序时，cache完成存取的次数为 成存取的次数为 80 次

28、，已知 cache存储周期为 40ns,主存存储周期为 主存系统的效率和平均访问时间。解：先求命中率 h h=nc/(nc+nm)=2420(2420+80)=0.968 则平均访问时间为 ta ta=0.968 x 40+(1-0.968)x 240=46.4(ns)r=240-40=6 cache/主存系统的效率为 e e=1/r+(1 r)x 0.968=86.2%10.已知 Cache存储周期 40ns,主存存储周期 200ns.Cache/主存系 统平均访问时间为 50ns,求 Cache的命中率是多少？解：t ta=tc x h+tr x(1-h)h=(ta-tr)/(tc-tr)

29、=(50-200)/(40-200)=15/16=0.94 11.主存容量为 4MB虚存容量为 1GB则虚存地址和物理地址各为 多少位？如页面大小为 4KB则页表长度是多少？解：已知主存容量为 4MB虚存容量为 1GB=4M 物理地址为 22 又 t=1G虚拟地址为 30 位 页表长度为 1GB 4KB=230 宁 212=218=256K 14.假设主存只有 a,b,c 三个页框，组成 a进 c 出的 FIFO队列，进 程访问页面的序列是 0,1,2.4,2,3,0,2,1.3,2 号。用列表法求采用 LRU替换策略时的命中率。解:.命中率为 15.从下列有关存储器的描述中，选择出正确的答案

30、：A.多体交叉存储主要解决扩充容量问题；B.访问存储器的请由 CPU 发出的；C.Cache;Cache与主存统一编址，即主存空间的某一部分属于 D.Cache的功能全由硬件实现。解：D 16.从下列有关存储器的描述中，选择出正确的答案：A.在虚拟存储器中，外存和主存一相同的方式工作，因此允许程 序员用比主存空间大得 多的外存空间编程；B.在虚拟存储器中，逻辑地址转换成物理地址是由硬件实现的，仅在页面失效时才由操 作系统将被访问页面从外存调到存，必要时还要先把被淘汰的 页面容写入外存；C.存储保护的目的是：在多用户环境中，既要防止一个用户程序 出错而破坏系统软件或 其他用户程序，又要防止一个用

31、户访问不是分配给他的主存区，以达到数据安全和保 密的要求。解:C 第四章 1.ASCII码是 7 位，如果设计主存单元字长为 32 位，指令字长为 12 位，是否合理？为什 么？解：指令字长设计为 12位不是很合理。主存单元字长为 32位，一个 存储单元可存放 4个 ASCII码,余下 4位可作为 ASCII 码的校验位（每个 ASCII码带一位校验 位），这样设计还是合理的。但是，设计指令字长为 12位就不合理了，12位的指令码存放在 字长 32位的主存单元中，造成 19位不能用而浪费了存储空间。2假设某计算机指令长度为 20 位，具有双操作数、单操作数、无操 作数三类指令形式，每个操作数地

32、址规定用 6位表示。问：若操作码字段固定为 8位，现已设计出 m 条双操作数指令，n条无操 作数指令，在此情况下，这台计算机最多可以设计出多少条单操作数 指令？解：这台计算机最多可以设计出 256-m-n条单操作数指令 3.指令格式结构如下所示，试分析指令格式及寻址方式特点 解：指令格式及寻址方式特点如下:1 单字长二地址指令；2 操作码 0P 可指定=64 条 指令；3 RR 型指令，两个操作数均在寄存器中，源和目标都是通用寄 存器（可分别指定 16个寄存器 之一）；4 这种指令格式常用于算术逻辑类指令。4.指令格式结构如下所示，试分析指令格式及寻址方式特点 解：指令格式及寻址方式特点如下:

33、1 双字长二地址指令；2 =64条 操作码 0P 可指定 指令;3 RS 型指令，两个操作数一个在寄存器中（16个寄存器之一）另一个在存储器中；4 有效地址通过变址求得：E=（变址寄存器）士 D，变址寄存 器可有 16个。5.指令格式结构如下所示，试分析指令格式及寻址方式特点 解：指令格式及寻址方式特点如下:1 单字长二地址指令；2 操作码 0P 可指定=16 条 指令；3 有 8个通用寄存器，支持 8 种寻址方式；4 可以是 RR 型指令、SS 型指令、RS 型指令、6.一种单地址指令格式如下所示，其中 I为间接特征，X为寻址模 式，D为形式地址。I,X,D组成该指令的操作数有效地址 E。设 R 为变址寄存器，R1 为基值寄存器，PC 为程序计数器，请在下表中第 一列位置填入适当的寻址方式名称。解：直接寻址 2 相对寻址 3 变址寻址 4 基址寻址 5 间接寻址 6 基址间址寻址 7.某