8位十六进制频率计设计.docx
《8位十六进制频率计设计.docx》由会员分享，可在线阅读，更多相关《8位十六进制频率计设计.docx（10页珍藏版）》请在冰豆网上搜索。
8位十六进制频率计设计
实验二8位十六进制频率计设计
一、实验目的
1）熟悉原理图输入法中74系列等宏功能元件的使用方法；
2）掌握更复杂的原理层次化设计和数字系统设计方法；
3）完成8位16进制频率计的设计。
二、实验内容
首先完成2位频率计的设计，然后进行硬件测试，建议选择电路模式2（附录图F-3）；数码2和1显示输出频率值，带测频率F_IN接clock0；测频控制是中年CLK接clock2，若选择clock2=8Hz，门控信号CNT_EN的脉宽恰好为1s。
然后建立一个新的原理图设计层次，在此基础上将其扩展为8位频率计，仿真测试改频率计待测信号的最高频率，并与硬件实测的结果进行比较。
三、实验仪器
1）计算机及操作系统；
2）QuartusII软件。
3）编程电缆。
四、实验原理
利用教材介绍的2位计数器模块，连接它们的计数进位，用四个计数模块就能完成一个8位有时钟使能的计数器；对于测频控制器的控制信号，在仿真过程中应该注意它们可能的毛刺现象。
最后按照设计流程和方法即可完成全部设计。
根据频率的定义和频率测量的基本原理，测定信号的频率必须有一个脉冲宽度为1秒的输入信号脉冲计数允许的信号；1秒计数结束后，计数值锁入锁存器的锁存信号并为下一测频计数周期做准备的计数器清0信号。
这3个信号可以由一个测频控制信号发生器产生，即TESTCTL。
TESTCTL的计数是能信号CNT_EN能产生一个1秒脉宽的周期信号，并对频率计的每一计数器CNT10的ENA是能端进行同步控制。
当CNT_EN高电平时允许计数；低电平时停止计数，并保持其所计的脉冲数。
在停止计数期间，首先需要一个锁存信号LOAD的上跳沿将计数器在前1秒钟的计数值锁存进个锁存器REG4B中，并由外部的7段译码器译出，显示计数值。
设置锁存器的好处是数据显示稳定，不会由于周期性的清0信号而不断闪烁。
锁存信号后，必须有一清0信号RST_CNT对计数器进行清零，为下1秒的计数操作作准备。
数字频率计的关键组成部分包括一个测频控制信号发生器、一个计数器和一个锁存器，另外包含外电路的信号整形电路、脉冲发生器、译码驱动电路和显示电路，其原理框图如图1所示。
图1数字频率计原理框图
工作原理：
系统正常工作时，脉冲信号发生器输入1Hz的标准信号，经过测频控制信号发生器的处理，2分频后即可产生一个脉宽为1秒的时钟信号，以此作为计数闸门信号。
测量信号时，将被测信号通过信号整形电路,产生同频率的矩形波,输入计数器作为时钟。
当计数闸门信号高电平有效时，计数器开始计数，并将计数结果送入锁存器中。
设置锁存器的好处是显示的数据稳定，不会由于周期性的清零信号而不断闪烁。
最后将锁存的数值由外部的七段译码器译码并在数码管上显示。
五、实验步骤
1、完成32位寄存器的设计
1）32位锁存器程序编译；
2）32位锁存器程序允许生成模块；
3）32位锁存器模块。
2、完成32位计数器的设计
1）32位计数器程序编译；
2）32位计数器程序允许生成模块；
3）32位计数器。
3、完成频率计控制电路的设计
1）频率计控制电路程序编译；
2）频率计控制电路程序允许生成模块；
3）频率计控制电路。
4、完成一个8位16进制频率计电路的设计
1）8位16进制频率计电路程序编译；
2）8位16进制频率计电路程序允许生成模块；
3）8位16进制频率计电路。
六、实验结果及分析
1、32位寄存器仿真波形如图1所示：
图132位寄存器
仿真波形
32位寄存器原理图如图2所示：
图232位寄存器原理图
2、32位计数器仿真波形如图3所示：
图332位计数器
仿真波形
32位计数器原理图如图4所示：
图432位计数器原理图
3、频率计控制电路仿真波形如图5所示：
图5频率计控制电路
仿真波形
频率计控制电路原理图如图6所示：
图6频率计控制电路原理图
4、8位16进制频率计仿真波形如图7所示：
图78位十六进制频率计
仿真波形
8位十六进制频率计原理图如图8所示：
图88位十六进制频率计原理图
七、思考题
1、功能仿真与时序仿真有什么不同？
答：
功能仿真是指在一个设计中，在设计实现前对所创建的逻辑进行的验证其功能是否正确的过程。
布局布线以前的仿真都称作功能仿真，它包括综合前仿真和综合后仿真。
综合前仿真主要针对基于原理框图的设计；综合后仿真既适合原理图设计,也适合基于HDL语言的设计。
时序仿真使用布局布线后器件给出的模块和连线的延时信息，在最坏的情况下对电路的行为作出实际地估价。
时序仿真使用的仿真器和功能仿真使用的仿真器是相同的，所需的流程和激励也是相同的；惟一的差别是为时序仿真加载到仿真器的设计包括基于实际布局布线设计的最坏情况的布局布线延时，并且在仿真结果波形图中，时序仿真后的信号加载了时延，而功能仿真没有。
2、还有什么其他方法实现频率计功能？
答：
用STC89C52RC单片机可以实现频率计的功能。
附录：
试验程序
LIBRARYIEEE;--32位计数器描述
USEIEEE.STD_LOGIC_1164.ALL;
USEIEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITYCOUNTER32BIS
PORT（FIN，CLR，ENABL:
INSTD_LOGIC;
DOUT:
OUTSTD_LOGIC_VECTOR（31DOWNTO0））;
ENDCOUNTER32B;
ARCHITECTUREbehavOFCOUNTER32BIS
SIGNALCQI:
STD_LOGIC_VECTOR（31DOWNTO0）;
BEGIN
PROCESS（FIN,CLR,ENABL）
BEGIN
IFCLR='1'THENCQI<=（OTHERS=>'0'）;
ELSIFFIN'EVENTANDFIN='1'THEN
IFENABL='1'THENCQI<=CQI+1;
ENDIF;
ENDIF;
ENDPROCESS;
DOUT<=CQI;
ENDbehav;
LIBRARYIEEE;--测频控制电路：
USEIEEE.STD_LOGIC_1164.ALL;
USEIEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITYFTCTRLIS
PORT（CLKK:
INSTD_LOGIC;
CNT_EN，RST_CNT，Load:
OUTSTD_LOGIC）;
ENDFTCTRL;
ARCHITECTUREbehavOFFTCTRLIS
SIGNALDiv2CLK:
STD_LOGIC;
BEGIN
PROCESS（CLKK）
BEGIN
IFCLKK'EVENTANDCLKK='1'THEN
Div2CLK<=NOTDiv2CLK;
ENDIF;
ENDPROCESS;
PROCESS（CLKK,Div2CLK）
BEGIN
IFCLKK='0'ANDDiv2CLK='0'THENRST_CNT<='1';
ELSERST_CNT<='0';
ENDIF;
ENDPROCESS;
Load<=NOTDiv2CLK;
CNT_EN<=Div2CLK;
ENDbehav;
LIBRARYIEEE;--32位锁存器：
USEIEEE.STD_LOGIC_1164.ALL;
ENTITYREG32BIS
PORT（LK:
INSTD_LOGIC;
DIN:
INSTD_LOGIC_VECTOR（31DOWNTO0）;
DOUT:
OUTSTD_LOGIC_VECTOR（31DOWNTO0））;
ENDREG32B;
ARCHITECTUREbehavOFREG32BIS
BEGIN
PROCESS（LK,DIN）
BEGIN
IFLK'EVENTANDLK='1'THENDOUT<=DIN;
ENDIF;
ENDPROCESS;
ENDbehav;
LIBRARYIEEE;--频率计顶层文件
USEIEEE.STD_LOGIC_1164.ALL;
ENTITYFREQTESTIS
PORT（CLK1HZ，FSIN:
INSTD_LOGIC;--输入引脚及待测频率信号DOUT:
OUTSTD_LOGIC_VECTOR（31DOWNTO0））;--计数结果输出
ENDFREQTEST;
ARCHITECTUREstrucOFFREQTESTIS
COMPONENTFTCTRL--测频控制电路，
PORT（CLKK:
INSTD_LOGIC;--1HZ输入信号
CNT_EN:
OUTSTD_LOGIC;--0.5HZ信号，产生1s的计数时间
RST_CNT:
OUTSTD_LOGIC;--计数器清零信号，1HZ与使能信号同为低时清零
Load:
OUTSTD_LOGIC）;--0.5HZ锁存信号
ENDCOMPONENT;
COMPONENTCOUNTER32B--32位计数器
PORT（FIN:
INSTD_LOGIC;--计数信号，与FSIN相连，输入待测信号
CLR:
INSTD_LOGIC;--清零信号，与RST_CNT相连
ENABL:
INSTD_LOGIC;--计数使能信号，与CNT_EN相连
DOUT:
OUTSTD_LOGIC_VECTOR（31DOWNTO0））;--计数结果输出，输入到锁存器中
ENDCOMPONENT;
COMPONENTREG32B--32位锁存器
PORT（LK:
INSTD_LOGIC;--使能输入0.5HZ信号，与Load相连
DIN:
INSTD_LOGIC_VECTOR（31DOWNTO0）;--计数结果输入
DOUT:
OUTSTD_LOGIC_VECTOR（31DOWNTO0））;--计数结果输出
ENDCOMPONENT;
SIGNALTSTEN1:
STD_LOGIC;
SIGNALCLR_CNT1:
STD_LOGIC;
SIGNALLoad1:
STD_LOGIC;
SIGNALDTO1:
STD_LOGIC_VECTOR（31DOWNTO0）;
SIGNALCARRY_OUT1:
STD_LOGIC_VECTOR（6DOWNTO0）;
BEGIN
U1:
FTCTRLPORTMAP（CLKK=>CLK1HZ,CNT_EN=>TSTEN1,
RST_CNT=>CLR_CNT1,Load=>Load1）;
U2:
REG32BPORTMAP（LK=>Load1,DIN=>DTO1,DOUT=>DOUT）;
U3:
COUNTER32BPORTMAP（FIN=>FSIN,CLR=>CLR_CNT1,
ENABL=>TSTEN1,DOUT=>DTO1）;
ENDstruc;
升级会员 