多路彩灯控制器综述.docx
《多路彩灯控制器综述.docx》由会员分享，可在线阅读，更多相关《多路彩灯控制器综述.docx（17页珍藏版）》请在冰豆网上搜索。
多路彩灯控制器综述
电子技术课程设计
------多路彩灯控制器
学院：
电子信息工程学院
学号：
200615010217
指导教师：
祁艳杰
2008-12-17
多路彩灯控制器
目录
一、设计目的
二、设计任务与要求
三、总体方案的设计与选择
1、总体方案的设计
2、总体方案的选择
四、使用元件及元件说明
五、单元电路的设计
1、花型演示电路
2、花型控制信号电路
3、快慢节奏控制电路
4、时钟信号控制电路
六、总体电路图
七、电路组装、调试过程中遇到的问题及解决办法
八、分析与心得
一、设计目的：
1、进一步掌握数字电路课程所学的理论知识。
2、了解数字电路设计的基本思想和方法，学会科学分析和解决问题。
3、熟悉几种常用集成数字芯片，并掌握其工作原理，进一步学会使用其进行电路设计。
4.培养认真严谨的工作作风和实事求是的工作态度。
二、设计任务与要求
本次数字电路课程设计我选择的题目是“多路彩灯控制器”。
这个系统的主要功能是：
1、自动控制多路彩灯按预设的花型进行变换；
2、花型种类不少于三种，花型自拟；
3、分别用快慢两种节拍实现花型变换。
三、总体方案的设计与选择
1、总体方案的设计
经过分析问题及初步的整体思考，拟定以下二种方案：
方案一：
总体电路共分三大块。
第一块实现花型的演示；第二块实现花型的控制及节拍控制；第三块实现时钟信号的产生。
结构框图如下：
方案二：
在方案一的基础上将整体电路分为四块。
第一块实现花型的演示；第二块实现花型的控制；第三块实现节拍控制；第四块实现时钟信号的产生。
并在部分电路的设计上与方案一采用了完全不同的方法，如花型的控制。
主体框图如下：
花型演示电路
花型控制电路
节拍控制电路
时钟信号电路
2．总体方案的选择
方案一与方案二最大的不同就在，前者将花型控制与节拍控制两种功能融合在一起，是考虑到只要计数器就可以实现其全部功能的原因，且原理相对简单。
如此设计，其优点在于：
设计思想比较简单。
元件种类使用少，且都较熟悉易于组装电路。
缺点则是：
中间单元电路连线过于繁多，容易出错,且可能出现线与线关系。
要避免这些，则势必造成门电路使用过多,导致电路不稳定，抗干扰能力下降。
而后者则将以上两种功能分开设计，各单元电路只实现一种功能。
其优点在于：
电路设计模块化，易于检查电路，对后面的电路组装及电路调试带来方便。
缺点则是：
节拍控制采用了没有学过的器件，原理相对复杂，不易理解。
花型控制电路简单，花型也比较简单，过度过程可能会出现乱码。
基于以上原因，加上为了成功的实现课程设计，我选择了连线少，易于组装和调试的方案二。
四、使用元件
1.设计所需的元件：
名称
功用
个数（个）
74LS164
移位寄存器
2
74LS153
双四选一数据选择器
1
74LS74
双D触发器
2
74LS161
十六进制同步计数器
2
LM555CM
555定时器
2
发光二极管
20
电容
10nf
2
电容
1μf
2
滑动变阻器
1kΩ
1
滑动变阻器
20kΩ
1
电阻
47.5kΩ
2
电阻
499kΩ
2
实验板
1
万用表
1
导线
若干
2、器件的逻辑结构、逻辑框图、逻辑功能表及逻辑功能说明
（1）74LS164（串入并出的8位移位寄存器）
芯片结构：
内部原理图：
逻辑功能说明：
74LS164是8位边沿触发移位寄存器，串行输入数据然后并行输出。
数据通过两个输入端（A或B）之一串行输入；任一输入端可以用作高电平使能端，控制另一输入端的数据输入。
CLEAR为同步清除端，当其为低电平时，输出端（QA－QH）均为低电平。
两个输入端或者连接在一起，或者把不用的输入端接高电平，一定不要悬空。
时钟（CP）每次由低变高时，数据右移一位，输入到Q0，Q0是两个数据输入端（A和B）的逻辑与，它将上升时钟沿之前保持一个建立时间的长度。
（2）74LS153
74ls153是常用的双4选1数据选择器/多路选择器，所谓双4选1数据选择器就是在一块集成芯片上有两个4选1数据选择器。
芯片结构：
内部原理图：
逻辑功能表:
输入
输出
A1
A0
Q
1
×
×
0
0
0
0
D0
0
0
1
D1
0
1
0
D2
0
1
1
D3
逻辑功能说明：
、
为两个独立的使能端；A1、A0为公用的地址输入端；1D0～1D3和2D0～2D3分别为两个4选1数据选择器的数据输入端；Q1、Q2为两个输出端。
1）当使能端
（
）＝1时，多路开关被禁止，无输出，Q＝0。
2）当使能端
（
）＝0时，多路开关正常工作，根据地址码A1、A0的状态，将相应的数据D0～D3送到输出端Q。
如：
A1A0＝00则选择DO数据到输出端，即Q＝D0。
A1A0＝01则选择D1数据到输出端，即Q＝D1，其余类推。
3）74LS74
74ls74是一个边沿触发器数字电路器件，每个器件中包含两个相同的、相互独立的边沿触发D触发器电路。
管脚号
引脚代码
引脚功能
1
CLR1
复位信号
2
D1
触发信号
3
CLR1
时钟信号
4
PR1
控制
5
Q1
同相位输出端
6
Q1′
反相位输出端
7
GND
地
8
Q2′
反相位输出端
9
Q2
同相位输出端
10
PR2
控制
11
CLK2
时钟信号
12
D2
触发信号
13
CLR2
复位信号
14
VCC
电源
（4）LM555CM
555定时器功能表见表1，其中4脚RD，为复位端，当RD为低电平时，不管其他输人端的状态如何，输出Uo为低电平。
只有当RD为高电平时，输出的状态将由2脚低电平触发端和6脚高电平触发端电压的大小来决定，因此，在正常工作时，应将4脚接高电平。
当uil＜（2/3）Vcc,u2＜（1/3）Vcc时，放电晶体管VT截止，输出端仍。
为高电平。
当uil＞（2/3）Vcc,ui2＞（1/3）Vcc时，放电晶体管VT导通，输出端uo为低电平。
当uil＜（2/3）Vcc,ui2＞（1/3）Vcc时，电路亦保持原状态不变。
如果在电压控制端（5脚）施加一个外加电压（其值在0～Vcc之间），比较器的参考电压将发生变化，电路相应的阈值、触发电平也将随之变化，进而影响电路的工作状态。
内部原理图及逻辑符号：
（5）74LS161
芯片结构：
1、由电路写出驱动方程
2、功能分析
（1）当EP=ET=1、LD=1时,JA=1,KA=1,即为T触发器，具有计数功能。
例:
JD=KD=QCQBQA当QC＝QB＝QA＝1时，计数。
（2）当EP=ET=1、LD=0时,
此时计数器为置数功能。
（3）当EP（或ET）=0，LD=1时
此时计数器为保持功能。
（4）当图中RD＝0时，
此时计数器为清零功能。
CP的作用时刻：
CP为低电平时，C1为高电平；由于JK触发器的>符号知，要求C1为后沿，而对CP来说恰为前沿有效。
内部原理图：
五、单元电路的设计
1、花型演示电路
由两片74lS164级联实现，其输出端共计接十六个小灯泡，用其输出信号控制花型的变换，通过仿真可以看出由十六只小灯泡构成的“心”可以实现由不同的角度变换而成，使人感觉赏心悦目。
其控制电路如下：
2、花型信号控制电路：
通过74LS153外加两片D触发器来控制74LS164构成，将级联两D触发器的输出端的高电位接74LS153的B,低电位接A，来控制74LS153产生2、4、8、16的分频信号，来控制74LS164产生一亮一灭、两亮两灭、四亮四灭、逐次点亮逐次熄灭四种不同的花型，从而从不同角度形成“心”。
其电路图如下：
3．快慢节拍控制电路
由一片555定时器加适当的电阻和电容构成。
通过改变电阻或电容的大小来改变555定时器的输出端产生信号的频率，改变它送给双D触发器的脉冲，改变双D触发器输出端5和9输出高低点平的快慢，从而实现快慢节拍控制电路。
其电路图如下：
4．时钟信号电路
由一片555加上适当电容及电阻实现，
电容取：
1uf、10nf
电阻取：
47.5kΩ、47.5kΩ
时钟信号频率为：
f=1/T=1/0.7（R1+R2）C=14.8HZ
六、总体电路图（见附页）
七、电路组装、调试过程中遇到的问题及解决办法
在电路组装过程中，遇到的最大问题是，当时设计时考虑不周全，芯片分布不够合理，出现了许多“特长线”。
不但影响布线速度，而且也会给后来的调试带来不必要的麻烦。
当时已经布线不少，不可能重新开始，再三权衡，最后只移动了一个芯片，问题就得到了很大改善。
其次就是布线，因为要求不准交叉，且横平竖直，所以在保证连通的情况下，在布线上也下了不少工夫。
八、分析与心得
课程设计刚开始，拿着选定的题目不知如何入手。
毕竟课程设计不同于实验课，电路图都要自己设计。
静下心来，仔细分析题目，再加上指导老师的说明与提示，心中才有了谱。
将整个系统根据不同的功能化分成模块，再分别进行设计，逐个攻破，最后再将其整合即可。
在设计过程中，既有用过的芯片，又有没用过的，只能自己查表，分析功能。
即学即用。
最后调试阶段，哪怕一个小小的错误也会使结果出不来。
只好一条线一条线地查，一个孔一个孔地测。
结果终于出来了，又发现有的地方还应改进。
如快慢节拍不是很明显，花型比较简单，且555产生的时钟信号频率太小等等。
通过这次课程设计，使我受益颇多。
既巩固了课堂上学到的理论知识，又掌握了常用集成电路芯片的使用。
在此基础上学习了数字系统设计的基本思想和方法，学会了科学地分析实际问题，通过查资料、分析资料及请教老师和同学等多种途径，独立解决问题。
同时，也培养了我认真严谨的工作作风。
升级会员 