毕业设计开题报告.docx

毕业设计开题报告.docx

《毕业设计开题报告.docx》由会员分享，可在线阅读，更多相关《毕业设计开题报告.docx（8页珍藏版）》请在冰豆网上搜索。

毕业设计开题报告

毕业设计（论文）

开题报告

题目名称：

CDMA扩频通信中的同步系统的设计

院系名称：

电子信息学院

班级：

信息091

学号：

200900484131

学生姓名：

李哲

指导教师：

王新强

2013年2月

目录

1本课题研究目的及意义1

2本课题国内外研究动态1

3研究内容2

4扩频通信关键技术2

4.1扩频通信的理论基础2

4.2核心技术3

5系统整体设计5

6研究计划7

7参考文献7

1本课题研究目的及意义

扩频通信，即扩展频谱通信技术（SpreadSpectrumCommunication），是指将待传输信息的频谱用某个特定的扩频序列调制后成为宽频带信号，送入信道中传输，在接收端，利用一定手段将信息从收到的宽频带信号中恢复出来的通信系统。

因此，扩频通信在传输同样信息时所需要的射频带宽，远比我们己熟知的各种调制方式要求的带宽要宽得多。

扩频带宽至少是信息带宽的几十倍甚至几万倍。

此时，信息已不再是决定调制信号带宽的一个重要因素，信号的射频带宽主要由扩频函数（扩频序列）决定。

扩频通信的特点是相对于常规通信体制具有许多优势，例如抗干扰性能好和抗多径衰落能力强，系统容量大，通信质量好，频率利用率高，多址能力强，高度可靠的保密安全性。

而伴随着软件无线电技术的快速发展，越来越多的系统都是用能够重新配置的软件来设计和实施的，而不是那种固定的不能重新配置的硬件来做。

软件还可以通过仿真来表述、证明及理解信号发射的概念。

因此，设计一种基于软件无线电的接收机平台是具有一定的实际意义的。

随着扩频技术的发展，PLD（ProgrammableLogicDevice，可编程逻辑器件）技术在扩频通信领域的应用也越来越广泛。

PLD的发展和应用，不仅简化了数字系统设计过程、降低了系统的体积和成本、提高了系统的可靠性和保密性，而且使用户从被动地选用厂商提供的通用芯片发展到主动地投入到对芯片的设计和使用，从根本上改变了系统设计的方法，使各种逻辑功能的实现变得灵活、方便。

为了不断适应这一新技术领域的发展，使广大高校师生了解和掌握扩频通信相关理论，更全面地了解扩频系统，因此本论文将CDMA同步捕获实验系统作为研究目标，结合PLD设计的相关知识，实现接收端信号的同步捕获。

2本课题国内外研究动态

20世纪80年代末,全球范围从模拟向数字蜂窝技术的突然转变,使欧洲的GSM数字技术得以迅速推广,占据了无可争议的市场领先地位。

几乎与GSM技术同时诞生的还有CDMA技术。

CDMA（CodeDivisionMultipleAccess），它是在扩频通信技术的基础上发展起来的一种崭新而成熟的无线通信技术。

正是由于它是以扩频通信技术为基础的,能够更加充分的利用频谱资源,更加有效的解决频谱短缺问题,因此被视为是实现第3代移动通信的首选。

目前，在第三代移动通信的无线接口国际提案中,相继推出三个国际性标准:

W_CDMA，CDMA_2000和TD_SCDMA。

CDMA技术有着频率利用率高、手机功耗低等优点，缺点是主要有自干扰，远近效应。

凭借工艺技术的进步和解决方案的创新，FPGA在性能、功耗、成本等方面的突破使其应用领域不断拓展到过去曾经是ASIC主导的消费电子领域，5年后FPGA会进入手机、游戏机等每年千万以上批量的应用。

FPGA的制造工艺在向更深纳米技术发展，目前65nm工艺的半导体技术蓝图已经明确，在未来10年之内不会有物理方面的难题。

另外业界已经出现了一个趋势，即很多大的半导体厂商都开始使用FPGA设计自己的芯片，以平衡自己的研发费用。

经过近20年的发展，FPGA正处于鼎盛时期，而且未来前景光明。

3研究内容

本文则根据以上的国内外发展趋势，主要对CDMA扩频通信中的同步系统进行设计和仿真，为了保证码接收器的时钟与发送端的一致必须提取同步信号，主要利用同步捕获技术来提取同步信号，其内容主要包括伪随机序列发生器、相加合路器、相关检测器等的设计，最终通过VHDL语言对整个系统进行仿真。

在本系统设计中发送端伪随机码发生器和接收端的伪随机码发生器使用同一个时钟控制，这样处理的结果就是发端的伪码与收端的伪码的相位误差肯定是整数个切普，所以系统中只要进行同步的捕获。

实现直扩序列起始同步的方法很多，最基本也是最常用的搜索法就是滑动相关法，对于伪随机码，遇有它具有良好的相关性能，经过滑动，发端的伪码和收端的伪码的相位相同时，相关器的输出就会有尖峰值出现。

此时，可以判断初始值同步完成，接收端的伪码发生器随之停止滑动。

这就是滑动捕获的原理如图3-1：

图3-1滑动相关法原理框图

4扩频通信关键技术

4.1扩频通信的理论基础

扩频通信即扩展频谱通信技术（SpreadSpectrumCommunication），是一种数字化通信技术，属于宽带通信范畴。

扩频通信系统是在上世纪50年代中期产生的，其最初的应用包括军事抗干扰通信、导航系统、抗多径实验系统以及其它方面。

在之后的一段时期内，扩频通信也主要用于强抗干扰通信系统。

随着全球移动通信的发展，扩频技术为实现共享频谱提供了一种很好的方式—CDMA（CodeDivisionMultipleAccess）,即在多用户通信系统中所有用户共享同一频段，但是通过给每个用户分配不同的扩频码来实现多址通信。

在现今已使用普及的第二代移动通信系统中,IS-95CDMA系统以其通信容量大、阻塞率低、抗多径衰落能力强、信道数据速率高、可实现软切换及较强的抗窄带干扰能力等优点得到了广泛的应用。

对于任意给定的噪声信号功率比N/S，只要增加用于传输信息的带宽B，就可以增加在信道中无差错地传输信息的速率C。

或者说在信道中当传输系统的信号噪声功率比S/N下降时，可以用增加系统传输带宽B的办法来保持信道容量C不变。

或者说对于任意给定的信号噪声功率比S/N，可以用增大系统的传输带宽来获得较低的信息差错率。

若N/S=100（20dB），C=3kb/s，则当B=0.7×100×3=210kHz时，就可以正常的传送信息，进行可靠的通信了。

这就说明了增加信道带宽B，可以在低的信噪比的情况下，信道仍可在相同的容量下传送信息。

甚至在信号被噪声淹没的情况下，只要相应的增加信号带宽也能保持可靠的通信。

如系统工作在干扰噪声比信号大100倍的信道上，信息速率R＝C＝3kb/s，则信息必须在B=210kHz带宽下传输，才能保证可靠的通信。

扩频通信系统正是利用这一原理，用高速率的扩频码来扩展待传输信息信号带宽的手段，来达到提高系统抗干扰能力的目的。

扩频通信系统的带宽比常规通信系统的带宽大几百倍乃至几万倍，所以在相同信息传输速率和相同信号功率的条件下，具有较强的抗干扰的能力。

扩频通信系统的关键问题是在发信机部分如何产生宽带的扩频信号，在收信机部分如何解调扩频信号。

根据通信系统产生扩频信号的方式，可以分为直接序列扩频系统，跳频扩频系统和跳时扩频系统。

4.2核心技术

直接序列扩频系统（DirectSequenceSpreadSpectrumCommunicationSystems，DS-SS），是用待传输的信息信号与高速率的伪随机码波形相乘后，去直接控制射频信号的某个参量，来扩展传输信号的带宽。

通常用于频谱扩展的伪随机序列称为扩频码序列。

在直接序列扩频通信系统中，通常对载波进行相移键控（PhaseShiftKeying，PSK）调制。

为了节约发射功率和提高发射机的工作效率，扩频通信系统常采用平衡调制器。

在发信机端，待传输的数据信号与伪随机码（扩频码）波形相乘（或与伪随机码序列），形成的复合码对载波进行调制，然后由天线发射出去。

在收信机端，要产生一个和发信机中的伪随机码同步的本地参考伪随机码，对接收信号进行相关处理，这一相关处理过程常称为解扩。

解扩后的信号送到解调器解调，恢复出传送的信息。

一个系统被称为扩频系统需要同时满足以下三个条件：

（1）信号所占据的频带宽度远大于传输信息所需的最小带宽。

（2）扩频是通过扩频码序列来实现的，且扩频码序列与所传的信息数据无关。

（3）在接收端用与发送端完全相同的扩频序列码与接收到的扩频信号进行相关解扩，回复所传信息。

根据以上定义，传统的调制方式比如FM，PCM，MFSK等虽然实现了信号频谱的扩展，但是不属于扩频通信，因为它们不满足条件

（2）（3）。

一个典型的扩频通信系统如图4-2所示：

图4-2直接序列扩频系统原理图

扩频系统的频谱扩展是通过扩频序列实现的。

在扩频通信中，抗干扰、抗多径、抗截获、多址通信、接收端同步等都与所采用的扩频序列的特性密切相关。

因此，扩频序列的特性对扩频系统的通信性能具有决定性的重要用。

扩频信号的同步是扩频通信的关键技术，其性能的好坏直接影响到系统的性能和可靠性。

由于收发时钟频率源的漂移——不稳定性、扩频序列的启动时差电波传播的时延、多普勒频偏、多径效应等原因，会造成收发两端的不同步。

因为直扩系统只有完成扩频序列同步后，才可以用同步的PN码序列对接收的扩频信号进行相关解扩。

解扩将扩频的宽带信号恢复成窄带信号，以解调出传送的信息数据。

5系统整体设计

发送端主要包括Gold码生成模块和Gold相加合路模块。

发送端的内部结构是4个伪随机码发生器，1个合路相加器，把4路伪随机码发生器的输出信号合成一路输出到相关检测器中。

触发器的作用是起相位调整的作用，以便发送的伪码和接收端的伪码之间的相位差是严格的整数个比特。

这样的话，只要采用滑动相关法来捕获，而不必进行在实际系统中的跟踪，就可以使发送端的伪随机码序列和接收端的伪随机码序列达到完全的同步。

伪随机序列发生器：

虽然m序列有优良的自相关特性，但是使用m序列作码分多址系统的通信地址码时，其主要问题是由m序列组成的互相关特性好的互为优选的序列集很少，对于多址应用来说，可用的地址数太少了。

而Gold序列具有良好的自、互相关特性，且地址数远远大于m序列的地址数，结构简单，易于实现，在工程上得到了广泛的应用。

所以本系统采用Gold序列进行传送。

相加合成器的作用是把若干路Gold码合成一路发送出去,在接收端用相关检测器将各路Gold码分别解扩、恢复出来。

系统接收端实现的功能是利用相关检测器实现伪随机码的同步捕获，所以接收端就是由相关检测器构成，因为发送端为四路，所以整个系统有4路相关检测器每一路产生各自的和发送端相同的本地Gold序列，但由于发送端做了失步处理所以他们的相位存在整数个切普误差。

同过Gold码良好的自相关特性捕捉同步。

接收端相关检测器包含积分器，比较器，分频器，和本地Gold码生成器4个模块。

积分器：

积分器的作用是实现合路信号数值为的累加或累减，累加或累减有输入积分器的符号位确定。

相加合成器得到的信号是用符号位和数值位来共同表示的，由于Gold码信号用正负电平表示后分别为“+1”或“-1”，因此其和合路信号相乘后只是合路信号的符号位发生了改变，电路实现时只需在接收端把合路信号的符号位和数值位分别提取出来，符号位送入相乘器和接收端的Gold码信号相乘,得到的结果作为符号位sign来决定数值位data输入积分器后是累加还是累减。

比较器：

比较器的作用是比较积分器的输出值与系统的同步尖峰值的大小。

如果信号达到一定的值，即前面所说的尖峰值就同步了。

如果小于尖峰值就输出一个信号和分频器的输出进行与非运算生成控制信号控制本地Gold码生成器使其置位，即向后滑动一个chip，直到同步为止。

分频器：

分频器的作用是将输入的时钟信号进行127分频，分频信号的占空比为1:

126，也就是说其中低电位的脉冲宽度为输入时钟信号的一个周期。

当一个周期快要结束时，分频器输出一位脉冲宽度的高电平，然后拉低。

另外一个作用是和比较器CMP127输出信号经过一个与非门后，产生控制信号在没有同步的情况下对接收端伪随机码发生器置位，也就相当于接收端的伪随机码滑动了一个切普，直到接收端的伪码跟发送端的伪码同步为止。

这样整个系统的同步就实现了。

接收端相关检测器除了积分器模块，比较器模块和分频器模块外还有一个异或门同步指示模块和本地伪码发生器模块。

前三个模块最为重要，也是相关检测器的核心模块。

设计上也是最为复杂的部分。

同步指示模块和本地伪码模块相对较为简单。

接收端的伪码发生器模块和发送端的伪码发生模块构造的Gold结构上完全相同，但是发送端的伪码做了失步置位处理，而接收端开始时不做任何处理，只有当不同步时接收到置位信号才产生置位信号，即相位滑动。

直到最后同步。

每一路的相关检测器的伪码发生器和发送端的一一对应。

异或同步指示模块其实就是驱动一个发光二极管。

输入的两路信号分别是发送端的伪随机序列和接收端的伪随机序列，作用是检查接收端是否和发送端同步。

如果不同步那么输出信号就会驱动发光二极管发光，如果同步了，二极管就不亮了。

同步系统的原理框图如图5-1：

图5-1同步系统原理框图

最后通过FPGA编程完成对系统的仿真，FPGA开发流程图如图5-2所示：

图5-2FPGA开发流程

6研究计划

1.第八周----第十周查阅与课题有关的中外文文献，完成外文文献翻译任务。

2.第十周----第十五周学习有关软件的知识，完成方案论证，设计出初步方案。

3.第一周----第四周设计具体实现方案。

4.第五周----第十一周对整个系统进行编程及调试。

5.第十二周----第十五周撰写毕业设计论文，参加答辩。

。

7参考文献

[1]辛洁，孙运强，张伦，基于ATmega16和nRF2401的无线射频收发系统设计[J],电子测试，2009（4）：

2-3

[2]徐珊珊，杨福宝，基CC1000的无线通信系统设计[J]，中国水运，2007,12,5：

1—4

[3]樊昌信,张甫翊,徐炳祥,吴成柯.通信原理[M].第5版，北京.国防工业出版社，2001，1-6

[4]杨大成.cdma2000技术[M].北京:

北京邮电大学出版社,2000.123-156

[5]殷奎喜,柯炜,赵华,宋文娟,刘国锦.差分型码分多址通信系统及相关技术[J].南京师范大学学报（工程技术版）,2002,23

（1）,32–36

[6]李文海,毛京丽.数字通信原理[M].北京,人民邮电出版社,2001.64-89

[7]候伯亨，顾新编著.VHDL硬件描述语言与数字逻辑电路设计[M].西安电子科技大学出版社.2011年修订版

[8]林敏，方颖立编著.VHDL数字系统设计与高层次综合[M].电子工业出版社.2002年1月第一版

[9]甘历编著.VHDL应用与开发实践[M].科学出版社.2003年5月第一版

[10]朱近康编著.CDMA通信技术[M].人民邮电出版社.2001年9月第一版

[11]邬国扬编著.CDMA数字蜂窝网[M].西安电子科技大学出版社.2000年6月第一版

[12]范秋华，季鸿雁.基于VHDL的m序列[J].现代电子技术.2003年第7期

[13]张媛媛，王家礼.CDMA基带信号发生器设计与仿真[J].现代电子技术.2012年第12期

[14]纳瓦毕（美）,李广军,陈亦欧,李林,窦恒（译）.Verilog数字系统设计:

RTL综合、测试平台与验证（第2版）[M].电子工业出版社,2007.8.

[15]乔庐峰,VerilogHDL数字系统设计与验证[M].电子工业出版社,2009.4.

[16]刘韬，楼兴华.FPGA数字电子系统设计与开发实例导航[M].人民邮电出版社，2010.

[17]张欣.扩频通信数字基带信号处理算法及其VLSI实现[M].科学出版社，2004.

[18]郭梯云，邬国扬，李建东.移动通信（第三版）[M].西安电子科技大学出版社，2004.

[19]吴伟陵，牛凯.移动通信原理[M].电子工业出版社，2005.

[20]刘凌（译），（美）UweMeyer-Bsese.数字信号处理的FPGA处理（第2版）[M].清华大学出版社，2006.

[21]徐志军，徐光辉．CPLD／FPGA的开发与应用[M]．北京：

电子工业出版社，2002.

[22]K.FazelandL.Papke,“OnthePerformanceofConvolutionally-CodedCDMA/OFDMforMobileCommunicationSystem,”ProceedingsPIMRC’93,Yokohama,Japan,1993,pp.468-472.

[23]J.Proakis,DigitalCommunications,NewYork:

McGraw-Hill,2003,Ch.4.

[24]J.P.Linnartz,NarrowbandLand-MobileNetworks,[M].ArtechHouse,NorwoodMA,2003.

[25]N.Yee,J.P.LinnartzandG.Fettweis,“Multi-CarrierCDMAinIndoorWirelessRadioNetworks,”ProceedingsPIMRC’93,Yokohama,Japan,2003,pp.109-113.