bc12充电协议时序图.docx
《bc12充电协议时序图.docx》由会员分享，可在线阅读，更多相关《bc12充电协议时序图.docx（5页珍藏版）》请在冰豆网上搜索。
bc12充电协议时序图
竭诚为您提供优质文档/双击可除
bc1.2充电协议时序图
篇一：
spi总线协议及spi时序图详解
spi总线协议及spi时序图详解
spi是一个环形总线结构，由ss（cs）、sck、sdi、sdo构成，其时序其实很简单，主要是在sck的控制下，两个双向移位寄存器进行数据交换。
下面为一种情况例举：
上升沿发送、下降沿接收、高位先发送。
上升沿到来的时候，sdo上的电平将被发送到从设备的寄存器中。
下降沿到来的时候，sdi上的电平将被接收到主设备的寄存器中。
假设主机和从机初始化就绪：
并且主机的sbuff=0xaa（10101010），从机的sbuff=0x55（01010101），下面将分步对spi的8个时钟周期的数据情况演示一遍（假设上升沿发送数据）。
---------------------------------------------------
脉冲主机sbuff从机sbuffsdisdo---------------------------------------------------
000-0101010100101010100---------------------------------------------------
10--10101010x1010101101
11--0010101001010101101---------------------------------------------------
2
x010*******
21--0101010010101011010---------------------------------------------------
30--10101001x1010110101
31--0010100101010110101---------------------------------------------------
x010*******
41--0101001010101101010---------------------------------------------------
50--10100101x1011010101
51--0010010101011010101---------------------------------------------------
60--11001010x0110101010
61--0100101010110101010---------------------------------------------------
70--10010101x1101010101
71--0001010101101010101
---------------------------------------------------
80--10101010x1010101010
81--0010101011010101010
这样就完成了两个寄存器8位的交换，上面的0--1表示上升沿、1--0表示下降沿，sdi、sdo相对于主机而言的。
根据以上分析，一个完整的传送周期是16位，即两个字节，因为，首先主机要发送命令过去，然后从机根据主机的名准备数据，主机在下一个8位时钟周期才把数据读回来。
spi总线是motorola公司推出的三线同步接口，同步串行3线方式进行通信:
一条时钟线sck，一条数
据输入线mosi，一条数据输出线miso;用于cpu与各种外围器件进行全双工、同步串行通讯。
spi主要特点有:
可以同时发出和接收串行数据;可以当作主机或从机工作;提供频率可编程时钟;发送结束中断标志;写冲突保护;总线竞争保护等。
spi总线有四种工作方式（sp0,sp1,sp2,sp3），其中使用的最为广泛的是spi0和spi3方式。
spi模块为了和外设进行数据交换，根据外设工作要求，其输出串行同步时钟极性和相位可以进行配置，时钟极性（cpol）对传输协议没有重大的影响。
如果cpol=0，串行同步时钟的空闲状态为低电平；如果cpol=1，串行同步时钟的空闲状态为高电平。
时钟相位（cpha）能够配置用于选择两种不同的传输协议之一进行数据传输。
如果cpha=0，在串行同步时钟的第一个跳变沿（上升或下降）数据被采样；如果cpha=1，在串行同步时钟的第二个跳变沿（上升或下降）数据被采样。
spi主模块和与之通信的外设音时钟相位和极性应该一致。
spi时序图详解-spi接口在模式0下输出第一位数据的时刻
spi接口在模式0下输出第一位数据的时刻
spi接口有四种不同的数据传输时序，取决于cpol和cphl这两位的组合。
图1中表现了这四种时序，时序与cpol、cphl的关系也可以从图中看出。
图1
cpol是用来决定sck时钟信号空闲时的电平，cpol＝0，空闲电平为低电平，cpol＝1时，
空闲电平为高电平。
cpha是用来决定采样时刻的，cpha=0，在每个周期的第一个时钟沿采样，cpha＝1，在每个周期的第二个时钟沿采样。
由于我使用的器件工作在模式0这种时序（cpol＝0，cpha＝0），所以将图1简化为图2，只关注模式0的时序。
图2
我们来关注sck的第一个时钟周期，在时钟的前沿采样数据（上升沿，第一个时钟沿），
在时钟的后沿输出数据（下降沿，第二个时钟沿）。
首先来看主器件，
主器件的输出口（mosi）输出的数据bit1，在时钟的前沿被从器件采样，那主器件是在何时刻输出bit1的呢？
bit1的输出时刻实际上在sck信号有效以前，比sck的上升沿还要早半个时钟周期。
bit1的输出时刻与ssel信号没有关系。
再来看从器件，主器件的输入口miso同样是在时钟的前沿采样从器件输出的bit1的，那从器件又是在何时刻输出bit1的呢。
从器件是在ssel信号有效后，立即输出bit1，尽管此时sck信号还没有起效。
关于上面的主器件和从器件输出bit1位的时刻，可以从图3、4中得到验证。
图3
注意图3中，cs信号有效后（低电平有效，注意cs下降沿后发生的情况），故意用延时程序
延时了一段时间，之后再向数据寄存器写入了要发送的数据，来观察主器件输出bit1的情况（mosi）。
可以看出，bit1（值为1）是在sck信号有效之前的半个时钟周期的时刻开始输出的（与cs信号无关），到了sck的第一个时钟周期的上升沿正好被从器件采样。
图4
图4中，注意看cs和miso信号。
我们可以看出，cs信号有效后，从器件立刻输出了bit1（值为
1）。
通常我们进行的spi操作都是16位的。
图5记录了第一个字节和第二个字节间的相互衔接的过程。
第一个字节的最后一位在sck的上升沿被采样，随后的sck下降沿，从器件就输出了第二个字节的第一位。
篇二：
atm用例图_用例规约_时序图[1]
atm系统用例图
改密码
用例包括：
1）存款：
客户持银行卡（本行或其他行）从atm存放现金2）取款：
客户持银行卡（本行或其他行）从atm提取现金
3）查询：
客户持银行卡（本行或其他行）在atm上查询卡的帐户信息4）转账：
客户持银行卡（本行）在atm上进行同行转账
5）改密码：
客户持银行卡（本行或其他行）在atm修改卡的密码
系统用例规约：
atm取款
取款顺序图基本流
:
客户
:
atm
:
银行主机
备选流
:
客户
:
atm
:
银行主机
篇三：
spi协议_时序及时序图浅析
一、spi总线协议及spi时序图详解：
spi，是英语serialperipheralinterface的缩写，顾名思义就是串行外围设备接口。
spi，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为pcb的布局上节省空间，提供方便，正是出于这种简单易用的特性，现在越来越多的芯片集成了这种通信协议。
spi是一个环形总线结构，由ss（cs）、sck、sdi、sdo构成，其时序其实很简单，主要是在sck的控制下，两个双向移位寄存器进行数据交换。
上升沿发送、下降沿接收、高位先发送。
上升沿到来的时候，sdo上的电平将被发送到从设备的寄存器中。
下降沿到来的时候，sdi上的电平将被接收到主设备的寄存器中。
假设主机和从机初始化就绪：
并且主机的sbuff=0xaa（10101010），从机的sbuff=0x55（01010101），下面将分步对spi的8个时钟周期的数据情况演示一遍（假设上升沿发送数据）。
---------------------------------------------------
脉冲主机sbuff从机sbuffsdisdo（到从设备）
---------------------------------------------------
000-0101010100101010100
---------------------------------------------------
10--10101010x1010101101
11--0010101001010101101
---------------------------------------------------
x010*******
-010*********
---------------------------------------------------
30--10101001x1010110101
31--0010100101010110101
---------------------------------------------------
x010*******
-010*********
---------------------------------------------------
50--10100101x1011010101
51--0010010101011010101
---------------------------------------------------
60--11001010x0110101010
-010*********
---------------------------------------------------
70--10010101x1101010101
71--0001010101101010101
---------------------------------------------------
80--10101010x1010101010
81--0010101011010101010全双工通讯，一次传2个字节
---------------------------------------------------
这样就完成了两个寄存器8位的交换，上面的0--1表示上升沿、1--0表示下降沿，sdi、sdo相对于主机而言的。
根据以上分析，一个完整的传送周期是16位，即两个字节，因为，首先主机要发送命令过去，然后从机根据主机的名准备数据，主机在下一个8位时钟周期才把数据读回来。
spi总线是motorola公司推出的三线同步接口，同步串行3线方式进行通信:
一条时钟线sck，一条数据输入线mosi，一条数据输出线miso;用于cpu与各种外围器件进行全双工、同步串行通讯。
spi主要特点有:
可以同时发出和接收串行数据;可以当作主机或从机工作;提供频率可编程时钟;发送结束中断标志;写冲突保护;总线竞争保护等。
spi总线有四种工作方式（sp0,sp1,sp2,sp3），其中使用的最为广泛的是spi0和spi3方式。
spi模块为了和外设进行数据交换，根据外设工作要求，其输出串行同步时钟极性和相位可以进行配置，时钟极性（cpol）对传输协议没有重大的影响。
如果cpol=0，串行同步时钟的空闲状态为低电平；如果cpol=1，串行同步时钟的空闲状态为高电平。
时钟相位（cpha）能够配置用于选择两种不同的传输协议之一进行数据传输。
如果cpha=0，在串行同步时钟的第一个跳变沿（上升或下降）数据被采样；如果cpha=1，在串行同步时钟的第二个跳变沿（上升或下降）数据被采样。
spi主模块和与之通信的外设音时钟相位和极性应该一致。
spi时序图详解-spi接口在模式0下输出第一位数据的时刻
spi接口在模式0下输出第一位数据的时刻
spi接口有四种不同的数据传输时序，取决于cpol和cphl这两位的组合。
图1中表现了这四种时序，
时序与cpol、cphl的关系也可以从图中看出。
图1
cpol是用来决定sck时钟信号空闲时的电平，cpol＝0，空闲电平为低电平，cpol＝1时，空闲电平为高电平。
cpha是用来决定采样时刻的，cpha=0，在每个周期的第一个时钟沿采样，
cpha＝1，在每个周期的第二个时钟沿采样。
由于我使用的器件工作在模式0这种时序（cpol＝0，cpha＝0），所以将图1简化为图2，只关注模式0的时序。
图2
我们来关注sck的第一个时钟周期，在时钟的前沿采样数据（上升沿，第一个时钟沿），在时钟的后沿输出数据（下降沿，第二个时钟沿）。
首先来看主器件，主器件的输出口（mosi）输出的数据bit1，
在时钟的前沿被从器件采样，那主器件是在何时刻输出bit1的呢？
bit1的输出时刻实际上在sck信号有效以前，
比sck的上升沿还要早半个时钟周期。
bit1的输出时刻与ssel信号没有关系。
再来看从器件，
主器件的输入口miso同样是在时钟的前沿采样从器件输出的bit1的，那从器件又是在何时刻输出bit1的呢。
从器件是在ssel信号有效后，立即输出bit1，尽管此时sck信号还没有起效。
关于上面的主器件
和从器件输出bit1位的时刻，可以从图3、4中得到验证。
图3
注意图3中，cs信号有效后（低电平有效，注意cs下降沿后发生的情况），故意用延时程序
延时了一段时间，之后再向数据寄存器写入了要发送的数据，来观察主器件输出bit1的情况（mosi）。
可以看出，bit1（值为1）是在sck信号有效之前的半个时钟周期的时刻开始输出的（与cs信号无关），
到了sck的第一个时钟周期的上升沿正好被从器件采样。
图4
图4中，注意看cs和miso信号。
我们可以看出，cs信号有效后，从器件立刻输出了bit1（值为1）。
通常我们进行的spi操作都是16位的。
图5记录了第一个字节和第二个字节间的相互衔接的过程。
第一个字节的最后一位在sck的上升沿被采样，随后的sck下降沿，从器件就输出了第二个字节的第一位。
spi总线协议介绍（接口定义,传输时序）
一、技术性能
spi接口是motorola首先提出的全双工三线同步串行外围接口，采用主从模式（masterslave）架构；支持多slave模式应用，一般仅支持单master。
时钟由master控制，在时钟移位脉冲下，数据按位传输，高位在前，低位在后（msbfirst）；spi接口有2根单向数据线，为全双工通信，目前应用中的数据速率可达几mbps的水平。
-------------------------------------------------------
二、接口定义
spi接口共有4根信号线，分别是：
设备选择线、时钟线、串行输出数据线、串行输入数据线。
升级会员 