新技术满足新世代低功耗应用的需求.docx
《新技术满足新世代低功耗应用的需求.docx》由会员分享，可在线阅读，更多相关《新技术满足新世代低功耗应用的需求.docx（11页珍藏版）》请在冰豆网上搜索。
新技术满足新世代低功耗应用的需求
新技術滿足新世代低功耗應用的需求
作者：
JamesKarki,TexasInstruments
本文刊登於新電子科技雜誌2004年8月號
新世代無線應用、自動化測試與量測、醫療儀錶和影像、可攜式運算裝置和其它類似應用都需要高效能類比零件，它們對於更低功耗的要求也日益嚴格。
廠商正利用先進製程技術來滿足這項要求，例如最近剛推出的BiCom-III，它正是第三代的完全介電隔離式（fully-dielectricallyisolated）互補雙極製程。
多年來，高效能類比設計都需要產生多組不同電源，例如±15V、±8V和最近的±5V，讓放大器效能得以充份發揮，但高效能類比設計的最新趨勢則是使用單電源，例如+5V、+3V或其它更低電壓；由於所需產生的電壓數目更少，電源供應成本得以降低，低功耗應用也能節省更多電力。
另一方面，如果可供訊號使用的電壓擺幅必須縮小，那麼類比設計中極為重要的動態範圍特性也可能受到影響。
訊號雜波比（SNR）以及SFDR（SpuriousFreeDynamicRange）是動態範圍的兩項優劣評比參數。
訊號雜波比就是訊號強度除以雜訊：
SFDR則是訊號強度除以最大的突波雜訊（spur）：
雜訊可分為許多種，放大器中的雜訊主要包含閃爍雜訊（flickernoise，通常又稱為1/f雜訊，因為它與頻率的1:
1反對數相依性）、熱雜訊和散粒雜訊（shotnoise）。
在放大器中，突波雜訊是諧波失真或互調（intermodulation）的產物，由放大器的非線性特性所產生。
在運算放大器中，減少供應電壓通常會使得訊號振幅降低，因為可供放大器內電晶體使用的電壓會變得較小，此時若雜訊和失真保持不變，訊號雜波比和SFDR就會出現同樣程度的下降。
為了將動態範圍恢復至原有水準，運算放大器的製程和架構必須擁有更良好的雜訊及失真特性，電晶體正常操作的所需電壓也應較低，這些都需要製程技術和先進電路架構出現重大進步。
BiCom-III就是這類製程技術創新的範例之一。
BiCom-III製程概述
BiCom-III是專為超高精準度類比元件所發展的一種矽鍺（SiGe）製程，也是以介電隔離式矽晶片為基礎的製程技術，並會將鍺加入電晶體的基極區；將鍺摻雜至基極可以大幅提高電荷載體的移動性，同時提供極端快速的暫態時間。
這種製程可以製造出真正的互補雙極NPN和PNP電晶體，它們的轉換頻率（transitfrequency，fT）將會達到18-19GHz，最大頻率（fmax）則為40-60GHz。
互補電晶體讓AB類放大電路得以實現，它們對於高速和高效能類比電路的設計非常重要。
BiCom-III製程是用來製造3V至5V電晶體，讓它們能在寬廣的溫度範圍內工作，同時提供18-19GHz的轉換頻率以及40-50GHz的最大頻率，其中轉換頻率就比其它互補技術增加將近三倍。
介電隔離式電晶體可將集極至基材的寄生參數減至最少，這些寄生參數會降低電晶體的高頻工作效能。
這項技術還能為高速運算放大器帶來許多其它優點，包括電壓係數很低的金屬-絕緣體-金屬（Metal-insulator-metal，簡稱MIM）電容、傑出的電阻匹配性（0.1%）、能夠減少寄生電容的介電隔離層（有時也稱為矽晶絕緣體，簡稱SOI）以及很高的電晶體電流增益和爾利電壓乘積（Earlyvoltageproduct，βxVA），它們讓放大器擁有更高的增益。
除此之外，這種製程還包含CMOSFET，它能將複雜性極高的數位功能整合至晶片，並讓它們擁有卓越不凡的類比效能。
NPN和PNP雙極電晶體
雙極電晶體是這種技術的主要零件。
對於採用互補設計的高效能類比應用，轉換頻率效能匹配良好（在2倍以內）的NPN和PNP電晶體將對它們將有極大助益。
除了很高的轉換頻率之外，高速線性放大器和其它訊號調節電路還需要很高的電晶體增益，而其最簡單的代表特性就是βxVA的乘積，增加VA通常會造成轉換頻率下降，因為這牽涉到提高基極的摻雜程度，它會減少載體的移動性，射極電容也會增加。
加入鍺可以抵消此效應，它會增強基極的電場，讓VA獲得改善的同時，轉換頻率也變得更高。
更良好的基極阻抗（rb）、轉換頻率（fT）以及接面寄生電容（cjc和cjs）參數會讓電晶體固有的寄生極點（parasiticpole）頻率升高，這會使它擁有更大的工作頻寬。
互補SiGe雙極電晶體則能用來發展功耗很低的對稱架構，進而將失真減至很少；除此之外，更小的電晶體基極阻抗還會讓等效輸入雜訊的電壓更低。
典型的雙極電晶體特性如表1所示，圖1則是該電晶體的橫截面圖。
表1：
典型的雙極電晶體特性（25℃）
參數
NPN
PNP
β
200
100
VA（V）
150
200
BVCEO（V）
7.0
6.0
BVCBO（V）
17
12
BVEBO（V）
2.7
3.4
fT（@VCE=3V）（GHz）
18
19
fmax（@VCE=3V）（GHz）
60
40
NFmin（dB）
1
1
圖1：
BiCom-IIINPN和PNP電晶體的橫截面圖
CMOS電晶體
除了雙極零件之外，5VCMOS技術也被整合至此製造流程，以便支援需要很高訊號雜波比的產品，例如類比數位轉換器。
表2列出了BiCom-IIICMOS電晶體的特性。
表2：
CMOS元件特性（25°C）
參數
NMOS
PMOS
VT（V）
0.75
-0.75
IDSAT（@VD=VG=5V）（μA/μm）
520
290
SSL（mV/dec）
90
95
BVDSS（V）
9
-9
MIM電容
製程發展的關鍵在於整合穩定而高效能的被動零件。
金屬-絕緣體-金屬（MIM）電容是由多個TiN-Ox-TiSi2層所組成，這些電容的線性電壓係數可以達到-6ppm/V；由於電容／電壓比值的特性參數極為穩定，因此這顆電容不會造成太大的失真。
電阻
此製程提供兩種電阻，分別是NiCrAl薄膜電阻和POLY電阻。
薄膜電阻的25ppm/℃線性溫度係數在現有的精準電阻當中極具競爭力，POLY電阻的-6ppm/℃線性溫度係數則在市場上沒有其它對手。
一般說來，晶片內建溫度追蹤功能的耦合都很緊密，增益設定之類的類比設計功能則不會有明顯隨著溫度變化的現象。
整合式電容和電阻的重要電氣參數如表3所示。
表3：
電容和電阻特性
參數
數值
MIM電容
密度（fF/μm2）
0.70
電壓係數（線性）（ppm/V）
-6
電壓係數（四次）（ppm/V2）
0.5
薄膜電阻
Rs（Ω/Sq）
50
溫度電阻（線性）（ppm/℃）
25
溫度電阻（四次）（ppm/℃2）
0
POLY電阻
Rs（Ω/Sq）
105
溫度電阻（線性）（ppm/℃）
-6
溫度電阻（四次）（ppm/℃2）
1
運算放大器：
架構和設計目標
想知道某種製程能為運算放大器設計人員提供什麼，最好先瞭解設計的架構和目標。
所有運算放大器都使用同樣的基本架構：
輸入級、高阻抗節點（node）和輸出級。
輸入級是用來取得差動輸入訊號，把輸入接腳上的差動電壓轉換成為差動電流，再讓此電流通過高阻抗節點。
來自輸入端的電流會在高阻抗節點上轉換成電壓，如果運算放大器提供單端輸出，高阻抗節點上就會產生單端電壓；如果運算放大器是差動輸出，則所得到的電壓就是差動電壓。
接著再以輸出級做為高阻抗節點的電壓緩衝器，以便推動輸出負載。
設計的目標是儘可能取得最大增益，同時減少誤差來源，維持電路穩定性；此外，它最好擁有很高的輸入阻抗及很低的輸出阻抗。
換言之，最好能做出一個「理想運算放大器」。
βxVA
許多設計人員在談論雙極電晶體時，都把電晶體電流增益（β）和爾利電壓（VA）的乘積當成是評定優劣的指標。
對於輸入級而言，擁有高β值電晶體就意味著輸入偏壓電流會減少，這表示輸入阻抗會變得更高。
除此之外，它也會增加該級電路的增益，使得放大器的總增益獲得改善。
就輸出級而言，β值越高，輸出級對於高阻抗節點的負載效應就越小，放大器的增益也會變得越高。
爾利電壓（Earlyvoltage，VA）是電晶體集極阻抗的一種估量值，高阻抗節點的阻抗值會直接相關於所用電晶體的爾利電壓，更高的VA=更高的阻抗=更高的放大器增益。
βxVA值越高，運算放大器的表現就越好，這是因為它會增加迴路增益，而迴路增益則會減少放大器的誤差，使得失真和輸入偏移電壓變得更小。
在BiCom-III製程中，NPN電晶體的βxVA=50,000，PNP電晶體則為20,000，它們都遠高於其它類似的製程。
介電隔離（DI）或矽晶絕緣體（SOI）
在晶圓製造過程中，氧化矽（玻璃）會在電晶體周圍形成絕緣溝道，讓電晶體與周圍的電路結構完全隔離，接面隔離製程（junctionisolatedprocesse）則會使用逆向偏壓的PN接面來隔離電晶體。
介電隔離有兩項優點：
1.與其它元件或基材所構成的雜散電容（straycapacitance）會減少。
2.雜散電容會有很小而且線性的電壓係數。
電晶體的速度會由許多事情決定，雜散電容就是其中一項重要因素；由於頻率增加時，雜散電容「吸走」的電流會減少，因此電晶體的高頻工作特性會變得更好。
電容值隨著電壓改變會造成非線性效果，進而導致訊號失真，接面隔離製程就是這種效應的受害者，它通常會出現在反相增益模式下擁有較好失真特性的運算放大器，因為輸入共模電壓已經固定；然後是非反相增益，它的共模電壓會隨著輸入訊號而改變。
線性MIM電容
為了補償主要極點（dominantpole），高阻抗節點上會特意加上電容，這個電容的電壓係數越小，所造成的失真就越少，這對於高阻抗節點極為重要，因為運算放大器所會見到的最大電壓通常都出現於此。
BiCom-IIIMIM電容擁有-6ppm/V的典型電壓係數（線性），這個數值極低，與目前最好的被動零件也足堪比擬。
傑出的電阻匹配（0.1%）
電阻匹配對於增益設定、電流源匹配和減少輸入偏移電壓都很重要，BiCom-III製程不必進行任何調整，就能提供0.1%的固有匹配特性；另外，此製程的溫度係數也低於現有的多數電阻，其中薄膜電阻為25ppm/℃（線性），POLY電阻則為-6ppm/℃（線性）。
THS4302和THS4303是固定增益放大器（5V/V和10V/V），也是效能匹配的絕佳證明，它們在-40℃至+85℃範圍的絕對增益準確度高達0.1%。
THS4304運算放大器
THS4304是第一顆寬頻帶、電壓回授型、單位增益穩定的BiCom-III運算放大器，專門用於+5V單電源的高效能、高速類比訊號處理鏈。
THS4304只需5V單電源即可提供傑出效能，不像舊型運算放大器需要10V電源才能達到同樣的效能水準。
THS4304的高速動態範圍提供2.6GHz的-3dB頻寬、750V/μs電壓迴轉率、+45dBm輸出三階截取點（OIP3）@20MHz以及2.4nV/√Hz輸入雜訊，靜態功耗只有90mW。
將THS4304與目前市場上兩顆主要10V運算放大器進行比較，即可看出它所提供的效能確實傑出。
競爭產品X採用內部補償，最小增益為+2V/V，許多設計人員都認為在有能力推動100Ω負載的10V運算放大器中，它是失真最小的元件之一。
競爭產品Y也採用內部補償（最小增益+2V/V），當使用10V電源時，它能在負載很小的情況下提供傑出的失真特性。
圖2和圖3分別是這三顆元件的二階和三階諧波失真（HD2以及HD3），其中THS4304使用5V電源，另外兩顆競爭元件則使用10V電源，失真資料都來自於指定條件下的元件資料表，注意雖然THS4304也有單位增益補償（G=+1V/V），而且它比G=+2V/V需要更多的補償，但是它的失真特性卻毫不遜色，所需的電源供應電壓卻只有一半，同時仍能提供2Vpp的輸出訊號水準。
在圖2中，每顆元件都推動2Vpp進入100Ω負載，圖3的每顆元件則會推動2Vpp進入1kΩ負載。
圖2：
THS4304與競爭產品X的比較
圖3：
THS4304與競爭產品Y的比較
低電壓單電源操作
為簡單起見，我們是利用分離電源的供應電壓來進行上述失真測試，但是如下面的圖4所示，THS4304很容易就規劃成為+5V單電源操作模式，而且效能完全不會改變。
這個電路會接受直流訊號做為輸入，因此必須如圖所示，很小心的將輸入訊號偏壓至電源供應電壓的中點。
如果不需直流操作，我們只要略為修改這個放大器電路，就能將它轉為交流耦合，方法是在輸入端串聯一顆電容，把RG的VREF端接地，然後透過電阻將正輸入端偏壓至VREF（=2.5V）。
這兩種方法都會將輸入和輸出的共模電壓設為電源的中點電壓，同時提供最佳的放大器效能。
圖4：
THS4304使用5V單電源操作
應用：
高效能類比數位轉換器的驅動放大器
ADS5500差動式驅動放大器
圖5是上述電路修改後的結果，它能做為高效能差動放大器驅動電路，用來推動各種高效能類比數位轉換器，例如ADS5500（14位元125MSPS的類比數位轉換器）。
為了進行測試，這個電路利用變壓器把單端訊號轉換成為差動訊號，若您的應用本來就是差動，那就不需要變壓器。
此電路利用兩顆放大器為ADS5500提供差動訊號路徑，它還使用兩顆10kΩ電阻構成的分壓器來取得電源供應的2.5V中點電壓，並以它做為參考電壓（VREF），這和前面所示的單電源電路完全相同。
把這個電壓加到RG的一端和運算放大器的正輸入端（透過變壓器的中間抽頭），就會將運算放大器的輸入和輸出共模電壓設定成供應電源的中點電壓，進而讓它們的效能最佳化。
ADS5500要求1.5V的輸入共模電壓，由於所需的共模電壓並不匹配，這個訊號會透過兩顆1nF電容，從放大器的輸出端交流耦合至類比數位轉換器的輸入端。
ADS5500的CM電壓則會透過類比數位轉換器輸入端的兩顆1kΩ電阻，將此輸入端偏壓至所要求的位準。
由於運算放大器被設定為非反相放大器，因此輸入端都是高阻抗，這在連接至高阻抗訊號源時特別有用；在此情形下，放大器會提供阻抗匹配和訊號放大功能。
圖6是此電路和ADS5500的SFDR效能比較，紅色曲線代表此電路，ADS5500則為藍色曲線，它的效能資料都取自元件資料表。
圖中的頻率範圍從10MHz至55MHz，這個電路的效能資料分別取自10MHz、15.5MHz、20MHz、30MHz、40MHz以及50MHz等頻率點，ADS5500的元件資料表則提供10MHz、30MHz以及55MHz的資料。
從圖中結果可以看出，此電路可讓ADS5500在高達40MHz的輸入頻率範圍內充份發揮其效能。
此電路採用的差動拓樸可以大幅抑制放大器的二階諧波失真。
利用這項特性，再加上更良好的放大器三階諧波失真特性，使得電路的SFDR效能變成是由ADS5500取樣程序所產生的更高階諧波所決定。
使用5V單電源時，這個放大器電路（利用電阻分壓器來產生偏壓）總共需要185mW的功耗。
圖5：
使用兩顆THS4304運算放大器的ADS5500放大器驅動電路
圖6：
ADS5500以及THS4304驅動電路的SFDR效能
圖7是用來測試上述THS4304驅動電路的電路板佈局，從圖中可以看出，要得到最佳效能，電路佈局必須非常對稱。
圖7：
ADS5500以及THS4304的電路板佈局
結論
更低電壓的單電源操作是高效能類比電路的最新趨勢，但要實現這個目標，無論是技術或這些類比電路的設計都必須有重大進步。
BiCom-III之類的新製程讓這些新元件得以付諸實現，進而促成了功耗需求極低的各種新世代應用。
升级会员 