工艺及版图设计课程设计.docx
《工艺及版图设计课程设计.docx》由会员分享,可在线阅读,更多相关《工艺及版图设计课程设计.docx(11页珍藏版)》请在冰豆网上搜索。
![工艺及版图设计课程设计.docx](https://file1.bdocx.com/fileroot1/2023-1/21/f6536a65-d7cc-4e08-b1f8-3c1332675fdc/f6536a65-d7cc-4e08-b1f8-3c1332675fdc1.gif)
工艺及版图设计课程设计
华侨大学电子工程系
集成电路工艺及版图设计
课程设计报告
设计课题:
姓名:
MaJialu马佳路
专业:
10集成
学号:
1015251022
日期
2012年12月29日——2012年12月30日
指导教师:
黄伟伟
华侨大学厦门专用集成电路与系统重点实验室
-2012-
目录
1.设计的任务与要求…………………………………………………………………1
2.电路原理图与模块划分……………………………………………………1
3.模块电路版图设计………………………………………………………………5
3.1模块1电路原理图………………………………………………………6
3.2使用棍棒图对模块1电路进行预布图………………………………………6
3.3模块1实际版图……………………………………………………6
3.4模块2电路原理图………………………………………………………6
3.5使用棍棒图对模块2电路进行预布图………………………………………6
3.6模块2实际版图……………………………………………………6
3.7模块3电路原理图………………………………………………………6
3.8使用棍棒图对模块3电路进行预布图………………………………………6
3.9模块3实际版图……………………………………………………6
4.整体电路版图及验证……………………………………………………………10
4.1整体电路版图布局方案……………………………………………………6
4.2整体电路版图布局……………………………………………………6
4.3DRC验证结果……………………………………………………6
4.4LVS验证结果……………………………………………………6
5.经验体会…………………………………………………………………………15
一.设计任务与要求:
设计任务:
本实验的任务为设计一个电压源电路的版图
设计要求:
1.分层次划分电路图
2.使用棍棒图进行版图预布图设计
3.基于CSMC0.5umDPTM工艺完成模块电路版图设计
4.基于CSMC0.5umDPTM工艺完成整体电路版图设计并完成DRC/LVS验证
二.电路原理图与电路模块划分:
整体电路图如下图所示:
由一个OSCRING电路与CHOPOP电路,开关电路电阻阵列和BJT阵列五个模块构成。
本电路主要需要完成下列4部分版图设计
1CHOPOP版图
2OSCRING版图
319:
19:
2的比例电阻阵列
410:
1的比例BJT
三.模块电路版图设计:
3.1CHOPOP电路原理图
组成
说明
Dummy
备注
1
开关电路
4个NMOS
否
低度匹配
2
电流镜
1:
2:
2PMOS偏置电流镜
否
低度匹配
3
输入对管
3:
3PMOS输入对管
否
共质心匹配
4
输入对管
2:
2NMOS输入对管
否
共质心匹配
5
电阻
rhr1k
否
6
电容
面积
7
其他
3.2CHOPOP的棍棒图预布图
3:
3PMOS输入对管
1:
2:
2PMOS偏置电流镜
3:
3输入对管
2:
2输入对管
3.3CHOPOP电路的实际版图
版图面积约80umX70um
3.4OSCRING电路原理图:
组成
说明
Dummy
备注
1
开关电路
4个NMOS
否
低度匹配
2
电流镜
1:
2:
2PMOS偏置电流镜
否
低度匹配
3
输入对管
3:
3PMOS输入对管
否
共质心匹配
4
输入对管
2:
2NMOS输入对管
否
共质心匹配
5
电阻
rhr1k
否
6
电容
面积
7
其他
3.5OSCRING电路的实际版图
3.6电阻阵列电路图
修改后的电阻阵列电路图
:
电路修改:
将原有19:
19:
2电阻改为38:
38:
(1/2)X4的比例电阻列,外加Dummy电阻
电阻材料:
1K的非掺杂非硅化的高阻Poly电阻
3.7电阻阵列棍棒图预布图
3.8电阻阵列实际版图
版图面积:
330umX18um
3.9BJT电路图
3.10BJT模块棍棒图预布图
3.11BJT模块实际电路图
版图面积:
80umX130um
四.整体电路版图设计及验证:
4.1整体版图布局方案
(大致画出模块之间走线图,注意金属1和金属2区分开用不同颜色或形状的线区分)
4.2整体版图结构
版图面积约:
460umX120um
4.2DRC
⑴DRC.Result
说明:
DRC所示两个错误为金属覆盖率错误
⑵DRCSummary报告
4.3LVS
⑴
⑵LVSReport
⑶LVS端口/连线/器件数量报告(原始报告)
⑷LVS端口/连线/器件数量报告(最终报告)
五.课程设计体会总结:
记得老师曾说版图是一门艺术,刚开始还不太理解,经过一个学期近十个练习和最后的课程设计之后,终于体会到了此门艺术的博大精深。
在这里你必须通盘考虑事情,不管是布局,匹配,走线,还是最终的面积和性能,虽然可以选择性的顾此失彼,但要布出高性能的版图还是很不容易的当然要想真正把版图学好,仅仅经过一个学期的学习是远远不够的,此门课程也应该和数字集成电路技术和将要学习的模拟集成电路技术一起,成为本专业的专业基础课,进而成为本专业学生的基本的专业素养。