数字电子课程设计盲人报时钟.docx
《数字电子课程设计盲人报时钟.docx》由会员分享，可在线阅读，更多相关《数字电子课程设计盲人报时钟.docx（15页珍藏版）》请在冰豆网上搜索。
数字电子课程设计盲人报时钟
数字电子技术课程设计
设计课题：
盲人报时钟
学院：
自动化工程学院
班级：
学号：
姓名：
指导老师：
目录
一.设计目的3
二.设计指标3
三.设计总体概述3
3.1振荡器电路4
3.2分频器电路4
3.3时间计数器电路4
3.4译码驱动电路5
3.5数码管5
四.各单元模块的设计与分析5
4.1555振荡器电路5
4.2分频器电路6
4.3时间计数单元6
4.3.174LS161芯片说明7
4.3.274LS161引脚功能介绍7
4.3.374LS161功能真值表7
4.3.474LS161时序图8
4.3.5秒、十、分计数器8
4.4译码驱动及显示单元9
4.5校时电源电路10
4.6报时电路11
4.6.174LS193功能说明12
4.6.274283功能介绍13
五.元器件清单14
六.盲人报时钟电路原理图15
七.设计总结16
7.1工作进程16
7.2设计中碰到的问题及解决办法16
7.3设计心得体会16
八.参考文献17
一.设计目的
1、进一步掌握各芯片的逻辑功能及使用方法。
2、进一步熟悉集成电路的引脚安排。
3、进一步掌握数字钟的设计方法和和计数器相互集联的方法。
4、进一步掌握数字系统的设计和数字系统功能的测试方法。
5、进一步掌握数字系统的制作和布线方法。
二.设计指标
1、具有时、分、秒计时功能（小时1~12），要求用数码管显示。
2、具有手动校时、校分功能。
3、设有报时、报分开关。
当按报时开关时，能以声响数目告诉盲人。
当按报分开关时，同样能以声响数目告诉盲人，但每响一下代表十分钟（报时与报分的声响的频率应不同）。
三.设计总体概述
本设计是一个显示时间的系统，所以三个计数器分别为60、60、12进制。
用拨码开关不同的组合分别控制调时、调分、正常计时三种不同的状态。
在调时、调分的过程中，计数器间的CP脉冲被屏蔽掉，由单步脉冲代替CP输入；相反正常计时的时候，单步脉冲被屏蔽掉。
报时电路中，将响声计数器和时（分）计数器的状态进行比较，状态相同时比较电路发出停止报时的信号。
图1为盲人报时钟的原理框图。
图1盲人报时钟的原理框图
3.1振荡器电路
振荡器电路给数字钟提供一个频率稳定准确的1kHz的脉冲，可保证数字钟的走时准确及稳定。
不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。
3.2分频器电路
分频器电路将1kHz的高频方波信号经三个74LS160三次分频后得到1Hz的方波信号，可以供秒计数器进行计数。
分频器实际上也就是计数器。
3.3时间计数器电路
时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，时个位和时十位计数器设计为12进制计数器。
3.4译码驱动电路
译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。
3.5数码管
本设计采用的为ＬＥＤ数码管（共阴）。
四.各单元模块的设计与分析
主体电路是功能部件或单元电路组成的，在设计这些电路或选择部件时，应尽量选用同类型的器件，如所有功能部件都采用TTL集成电路或者都用CMOS集成电路。
整个系统手忙脚乱的器件种类应尽可能少。
本设计采用TTL集成电路。
下面介绍各功能部件与单元电路的设计。
4.1555振荡器电路
振荡器是构成数字式时钟的核心，振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度。
通常选用石英晶体构成振荡器电路。
一般来说，振荡器的频率超高，计时精度超高，走时越准确，如果精度要求不高也可以采用由逻辑门与RC组成的时钟源振荡器，或由集成电路定时器555与RC级成的多谐振荡器。
这里选用555定时器构成多谐振荡器。
振荡频率f=1024Hz。
电路及参数如图2所示。
图2555振荡器电路图
4.2分频器电路
通常，数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。
实现分频器的电路是计数器电路，一般采用多级２进制计数器来实现。
例如，将32768Hz（215）的振荡信号分频为1Hz的分频倍数为32768，即实现该分频功能的计数器相当于15级2进制计数器。
74LS161计数器最高位可以将32768Hz的信号分频为1KHz，而经过三个74LS161可以将它分为1Hz的信号。
如图3所示，可以直接实现振荡和分频的功能。
图374LS161分频电路图
4.3时间计数单元
在设计计数器之前，先对74LS161芯片的引脚和功能作一些说明以及有关连接的知识。
4.3.174LS161芯片说明
图474LS161芯片
4.3.274LS161引脚功能介绍
时钟CP和四个数据输入端P0~P3
清零/MR
使能CEP，CET
置数PE
数据输出端Q0~Q3
以及进位输出TC.（TC=Q0·Q1·Q2·Q3·CET）
4.3.374LS161功能真值表
CR
LD
CTpCTT
CP
D3D2D1D0
Q3Q2Q1Q0
0
X
XX
X
XXXX
0000
1
0
XX
D3D2D1D0
D3D2D1D0
1
1
X0
X
XXXX
保持
1
1
0X
X
XXXX
保持
1
1
11
XXXX
计数
表174LS161功能真值表
4.3.474LS161时序图
图574LS161时序图
4.3.5秒、十、分计数器
时间计数单元分为：
时计数、分计数和秒计数等几个部分。
时计数单元一般为12进制计数器，其输出为两位8421BCD码形式；分计数和秒计数单元为60进制计数器，其输出也是8421BCD码。
本设计采用两片74LS160来产生60进制和12进制，秒个位计数单元为10进制计数器，通过与非门74LS00连接来实现，分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，如图5所示。
时个位计数器单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为12进制计数器，所以在两块74LS160构成的100进制中截取12，就得在12的时候进行置数。
12进制计数功能的电路如图6所示。
图560进制计数器电路
图612进制计数器电路
4.4译码驱动及显示单元
计数器实现了对时间的累计以8421BCD码形式输出，选用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，选用74LS48作为显示译码电路，选用八段共阴LED数码管作为显示单元电路，如图7所示。
图7译码驱动和显示电路
4.5校时电源电路
当重新接通电源或走时出现误差时都需要对时间进行校正。
通常，校正时间的方法是：
首先截断正常的计数通路，然后再进行人工触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。
根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。
图8所示为所设计的校时电路。
表2校时开关功能表
K2
K1
功能
0
0
计数
0
1
校分
1
0
校时
1——闭合，0——断开
7555构成数十毫秒的单稳态电路，CC4013中的一个D触发器作为二分频电路工作。
按下AN后，7555立即输出高电平，不过这时AN有没有抖动，因为7555的输出高电平的时间1.1RC总是大于抖动时间。
在7555输出高电平同时就触发IC2，翻转一次，在AN放开瞬间7555又被触发输出定时1.1RC的高电平。
同样，这个时间也大于AN的抖动时间，同时第二次触发IC2，输出翻转（复位）。
这样，在按动AN期间，仅输出一个脉冲，输出端Q与
是反相关系。
故可获得正负两种脉冲。
通常AN的抖动时间是10~40ms，这样就可以把单稳时间选为50ms以上，如R取510kΩ，C取0.01μF。
在调时、调分的过程中，计数器间的CP脉冲被屏蔽掉，由单步脉冲代替CP输入；相反正常计时的时候，单步脉冲被屏蔽掉。
图8单步脉冲电路
4.6报时电路
本设计采用74LS193减法计数器实现报时功能，74LS193输入端与译码器输出端相连，报分开关控制74LS193置数端，开关闭合，74LS193对闭合时刻的初值进行减法计数，输出端通过一个四输入或门连至Cpu端，使计数器减至零时停止报时，保持此时刻状态。
由于报时部分时十位也须要报时，与报分部分相比，需加一个集成4位二进制加法器74283实现。
从而满足当按报时开关时，能以声响数目告诉盲人。
当按报分开关时，同样能以声响数目告诉盲人，但每响一下代表十分钟。
图9报分电路
图10报时电路
4.6.174LS193功能说明
74LS193是双时钟4位二进制同步可逆计数器。
74LS193的特点是有两个时钟脉冲（计数脉冲）输入端CPU和CPD。
在RD=0、LD＝1的条件下，作加计数时,令CPD＝1,计数脉冲从CPU输入；作减计数时，令CPU＝1，计数脉冲从CPD输入。
此外，74LS193还具有异步清零和异步预置数的功能。
当清零信号RD＝1时，不管时钟脉冲的状态如何,计数器的输出将被直接置零；当RD＝0,LD＝0时，不管时钟脉冲的状态如何，将立即把预置数数据输入端A、B、C、D的状态置入计数器的QA、QB、QC、QD端，称为异步预置数。
图1174LS193N引脚图
表374LS193的功能表
清零
预置
时钟
预置数据
输入
输出
RD
LD
CPU
CPD
A
B
C
D
QA
QB
QC
QD
H
X
X
X
X
X
X
X
L
L
L
L
L
L
X
X
A
B
C
D
A
B
C
D
L
H
上升
H
X
X
X
X
加计数
L
H
H
上升
X
X
X
X
减计数
4.6.274283功能介绍
图1274283引脚图
1.引脚图介绍：
IC加减控制端（0加\1减）
CO进位端
A0-A4高位输入端
B1-B4低位输入端
S0-S4输出端
2.真值表
表474283功能表
五.元器件清单
表五实验中所需的器材
器件
数量
标号
74LS,74LS193N
2
U34，U30
74LS,74LS04N
2
U32A,U38A
SONALERT1000Hz
1
U28
SONALERT2000Hz
1
U36
74LS,74LS00N
1
U22A
74LS,74S48N
6
U12,U13,U5,U6,U20,U21
LED显示器
6
U15,U16,U8,U9,U24,U25
7555
1
U39
三路拨码开关
4
J1,J2,J3,J4
电容10nF
3
C1,C2,C3
CC4013
1
U40
LM555CM
1
U47
74LS,74LS03N
3
U41A,U42A,U43A
74LS,74LS161N
3
U44,U45,U46
74LS,74LS160N
6
U18,U19,U10,U11,U3,U4
74LS,74LS11D
2
U29A,U32A
四输入或门OR4
2
U31,U35
74LS,74LS40D
2
U7A,U14A
74LS,74LS04D
2
U17A,U23A
74LS,74LS283N
1
U33
按钮
1
AN
电阻10K
1
R1
电阻500
1
R2
电阻61K
1
R3
电阻20K
1
R4
电阻R5
1
R5
六.盲人报时钟电路原理图
七.设计总结
7.1工作进程
1月4日~1月5日：
查找资料，进行总体功能框图设计，明确各模块的电路原理，并进行原理图的初步设计。
1月6日：
设计多谐振荡器和分频器。
1月7日：
设计六十进制计数器和十二进制计数器。
1月8日~1月10日：
设计校正电路和报时电路并组装总电路。
7.2设计中碰到的问题及解决办法
首先是在做秒脉冲的过程中，考虑到用石英晶体制作多谐振荡器，精度较好，想采用石英晶体制作，但在制作时，所产生的振荡频率不稳定且输出不为整数，于是又改为用555定时器制作多谐振荡器。
在用555定时器产生1024Hz的频率信号时进行的很顺利，只是在进行3个10分频得到1Hz的秒脉冲信号时，由于机器运行较慢，在看示波器的波形图时要等待较长的时间。
接着在制作十二进制计数器时，最初想用两片中规模集成计数器74LS161制作，但由于十二进制小于十六进制，只需用一片74LS161即可，而设计中要求分别显示时的十位和个位，即用两个数码管显示，这就需要两个芯片进行驱动。
想了很长时间，不知道如何接线，便改用一片中规模集成计数器74LS191和一片小规模集成触发器D触发器来制作。
制作好后发现运行时计数器从“11”开始计数，最初以为没什么影响，只要能循环就行。
后来在设计报时电路时，发现12点时扬声器不报时，因为我的报时电路采用的时时计数器和响声计数器状态相同时停止报时这一原理。
于是又对十二进制计数器进行修改，使其一开始运行时从“01”开始，这样就解决了“报时电路12点不报”的问题。
7.3设计心得体会
在此次设计中，除了锻炼了自己的动手能力外，我最大的一个收获就是学习了对电路的硬件设计。
在以前学习数字电子时，课时紧，老师并没有教我们学习如何设计电路。
但通过这次设计，我掌握了一些设计方法，在查找资料的过程中，我还体会到了同学们一起自学讨论的乐趣。
在设计阶段，由于天气寒冷我感冒了，但我并没有因此放弃。
在查好相关资料后，我便和同学从1月5日起开始日夜进行设计。
同时，在此次设计中，由于时间很紧，以至于我们不能用计算机仿真。
但我知道，我的电路图在仿真中一定还存在很多问题，放假回家后，我还会继续研究这次设计，将我的设计不仅仅满足原理结构，还要真的可以应用，从中我还可以学到很多东西。
通过此次设计过程，我了解到自己在书本学习上还存在很多不足之处，所学的理论知识不能很好的和实际联系起来。
在以后的学习中，我会加强对书本知识的学习，并注重培养自己的动手能力，为自己步入社会打下良好基础。
八.参考文献
1.《数字电子技术基础》王义军主编中国电力出版社
2.《电子技术基础实验与综合实践教程》施金鸿,陈光明著北京航空航天大学出版社
3.电子电路网
4.Multisim10.0软件InteractiveImageTechnoligics简称IIT公司
升级会员 