数电习题与答案.docx

资源描述

数电习题与答案.docx

《数电习题与答案.docx》由会员分享，可在线阅读，更多相关《数电习题与答案.docx（69页珍藏版）》请在冰豆网上搜索。

数电习题与答案.docx

数电习题与答案

一、时序逻辑电路与组合逻辑电路不同，其电路由组合逻辑电路和存储电路（触发器）

两部分组成。

二、描述同步时序电路有三组方程，分别是驱动方程、状态方程和输出方程。

三、时序逻辑电路根据触发器的动作特点不同可分为同步时序逻辑电路和异步时序逻辑电

路两大类。

四、试分析图T7.5时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图。

Qn1

解：

驱动方程：

YQ1Q0

状态方程：

输出方程：

Q1n1

Q1Q0Q1Q0

状态图：

功能：

同步三进制计数器

五、试用触发器和门电路设计一个同步五进制计数器。

解：

采用3个D触发器，用状态000到100构成五进制计数器。

（1）状态转换图

（2）状态真值表

现态

次态

进位输出

状态转

换顺序

Q2n1Q1n1Q0n1

（3）求状态方程

（4）驱动方程（5）逻辑图（略）

[题7.1]分析图P7.1所示的时序电路的逻辑功能，写出电路驱动方程、状态转移方程和输出方

程，画出状态转换图，并说明时序电路是否具有自启动性。

解：

触发器的驱动方程

Q1Q0

触发器的状态方程

Q0n1

2Q0

Qn1

2QQ

输出方程YQ2

状态转换图如图A7.1所示

所以该电路的功能是：

能自启动的五进制加法计数器。

[题7.3]试分析图P7.3时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画

出电路的状态转换图，并检查电路能否自启动。

解：

驱动方程J0

输出方程

（X

）Q0

状态方程

J0Q0

K0Q0

（XQ1）Q0

Q1n1

J1Q1

K1Q1

（XQ0）Q1

状态转换图如图A7.3所示

功能：

所以该电路是一个可控的3进制计数器。

[题7.5]分析图P7.5时序电路的功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并检查电路能否自启动。

解：

输出方程YSQQ,

QQQ

驱动方程

SQ2Q0

Q1Q0

SQ1Q0

求状态方程

Q0n1

Q1n1

SQ1Q0

Q2Q1Q0

Q1Q0

Q2n1

SQ2Q1Q2Q1Q0

Q2Q0

得电路的状态转换表如表

A7.5所示

表A7.5

输入

现态

次态

输出

Q2n

Q1n

Q0n

Q2n|1

Q1n1

Q0n1

画出电路的状态转换图如图

A7.5所示

图A7.5

逻辑功能：

这是一个有两个循环的电路，S

0时实现八进制计数、

Y2为进位输出，S

1时实

现六进制计数、Y1为进位输出。

当

1时存在2

个无效态

110、111，但未形成循环，电路能自启

动。

[题7.6]试用JK触发器和门电路设计一个同步六进制加法计数器。

解：

采用3个JK触发器，用状态

000到101

构成六进制计数器，设电路的输出为Y。

根据题

意可列电路状态转换表如表

A7.6

所示

现态

次态

进位输出

状态转

换顺序

Q2n1Q1n1Q0n1

由状态表求得电路的次态和输出的卡诺图如图

A7.6（a）所示，其中斜线下方是输出端

Y的值，

状态101、110、111作无效态处理，用×表示。

由卡诺图得电路的状态方程和输出方程

Q0n1

Q1n1

Q2Q1Q0

Q1Q0

Q2n1

Q2Q1Q0

Q2Q0

YQ2Q1Q0

由状态方程可得电路的驱动方程

最后设计电路逻辑图如图

A7.6（b）

[题7.7]用D触发器和门电路设计一个十一进制计数器，并检查设计的电路能否自启动。

解：

用4个下降沿D触发器设计，设电路的进位输出为Y，可列电路的状态转换表如表A7.7

表A7.7

CP的

触发器的状态

输出

Q1Q0

顺序

驱动方程

D3Q3Q1Q2Q1Q0

D2Q2Q1Q2Q0Q2Q1Q0

D1Q1Q0Q3Q1Q0

D0Q1Q0Q3Q0

输出方程YQ3Q1

电路图略

[题7.8]试用JK触发器设计一个可控型计数器，其状态转换图如图P7.8所示，A0，实现

8421码六进制计数；A1，实现循环码六进制计数，并检验电路能否自启动。

解：

本例所设计的计数器有一控制变量存在，设计时将控制变量作为一个逻辑变量画入电路的次态

卡诺图中。

设电路的进位输出为Y，根据题意可画出次态卡诺图如图A7.8所示

图中上面两行为M0时的状态及次态的内容，下面两行为M1的状态及次态的内容。

电路作

8421码六进制加法计数器时，110和111为无效状态视为无关项，电路作循环码路进制计数器时，

000和100为无效态视为无关项。

电路的驱动方程和输出方程（设计时需用3个JK触发器）

AQ2

Q2Q0

AQ1Q0AQ0

AQ2MQ1

AQQ

Q1Q0

Q2Q1Q0

逻辑图略

[题7.12]四相八拍步进电机脉冲分配电路的状态转换图如图P7.12所示。

试用JK触发器和部

分门电路实现之，画出相应的逻辑电路图。

解：

用触发器Q3、Q2、Q1、Q0的状态来表示步进电机四相的状态，根据题意可求得四相八拍脉冲分配电路的驱

动方程为

Q3Q2

Q3Q0

Q2Q1

逻辑电路图略

1．半导体存储器从存、取功能上可以分为只读存储器和随机存取存储器两大类。

５．半导体存储器中，ROM属于组合逻辑电路，而RAM可归属于时序逻辑电路。

习题

［题11.1］假设存储器的容量为256ⅹ8位，则地址代码应取几位。

解：

8。

一、可以用来暂时存放数据的器件叫寄存器。

二、移位寄存器除寄存数据功能外，还有移位功能。

三、某寄存器由D触发器构成，有4位代码要存储，此寄存器必须由4个触发器构成。

四、一个四位二进制加法计数器，由0000状态开始，问经过18个输入脉冲后，此计数器的状

态为0010。

五、

级环形计数器的计数长度是

。

，级扭环形计数器的计数长度是

六、集成计数器的模值是固定的，但可以用清零法和置数法来改变它们的模值。

七、通过级联方式，把两片4位二进制计数器74161连接成为8位二进制计数器后，其最大模

值是256；将3片4位十进制计数器74160连接成12位十进制计数器后，其最大模值是

4096。

八、设计模值为38的计数器至少需要6个触发器。

[题8.3]分析图P8.3的计数器电路，画出电路的状态转换图，说明这是多少进制计数器。

十六进制

计数器74161的功能表如表8.2.2所示。

解：

采用同步预置数法，LDQ3Q1。

计数器起始状态为0011，结束状态为1010，所以该计数器为八进制加法计数器。

状态转换图略。

[题8.4]分析图P8.4的计数器电路，说明这是多少进制的计数器，并画出电路的状态转换图。

十进制计数器74160的功能表如表8.2.6所示。

解：

该计数器采用异步清零法，RD

Q3Q0。

计数器起始状态为

0000，结束状态为

1000（状态1001只是维持瞬间），所以该计数器为九进制加

法计数器。

[题8.5]试用十六进制计数器74161设计十三进制计数器，标出输入、输出端。

可以附加必要的门电路。

74161的功能表如表8.2.2所示。

解：

[题8.6]分析图P8.6的计数器在M1和M0时各为几进制计数器，并画出相应的状态转换

图。

74161的功能表如表8.2.2所示。

解：

该计数器采用同步预置数法，LDQ3Q2。

所以

M0时：

起始状态为0010，结束状态为1100，所以该计数器为十一进制加法计数器。

M1时：

起始状态为0100，结束状态为1100，所以该计数器为九进制加法计数器。

状态图略。

[题8.7]分析图P8.7的计数器在M1和M0时各为几进制，并画出相应的状态转换图。

74161的功能表如表

8.2.2所示。

解：

该计数器采用同步预置数法。

LDMQ2Q1Q0MQ3Q1

M0时：

起始状态为0000，结束状态为1010，所以该计数器为十一进制加法计数器。

M1时：

起始状态为0000，结束状态为0111，所以该计数器为八进制加法计数器。

状态图略。

[题8.8]设计一个可控进制的计数器，当输入控制变量A1时为13进制计数器，A0时为

7进制计数器。

标出计数器的输入端和进位输出端。

解：

电路采用同步预置数法。

LDAQ3Q2MQ2Q1

电路逻辑图如图A8.8所示

[题8.11]试分析图P8.11计数器电路的分频比（即Y和CP的频率比）。

74LS1610的功能表如

表8.2.2所示。

解：

两片计数器接成并行进位方式，其中

第1片74160计数，起始状态为0000，结束状态为1001，为十进制计数器。

第2片74160计数，起始状态为0110，结束状态为1001，为四进制计数器。

所以该计数电路的分频比fY1

fCP40

[题8.12]试用同步4位二进制计数器74LS161芯片和必要的门电路来组成一个125进制加法计

数器。

要求标出计数器的输入端和进位输出端；画出逻辑连接图。

解：

计数的起始状态为00000000，结束状态为01111101，电路逻辑图如图A8.12所示

[题8.13]设计一个序列信号发生器电路，使之在一系列CP信号作用下能周期性地输出

“11010010111”的序列信号。

解：

根据题意电路可由计数器+组合输出电路两部分组成。

第一步：

设计计数器

序列长度S11，设计一个模

11计数器，选用

74LS161，设定有效状态为

Q3Q2QQ

=0101

～1111。

第二步：

设计组合电路

设序列输出信号为L，则计数器的输出

和序列

之间的关系如表

A8.13所示。

Q3Q2QQ

表A8.13

化简得组合逻辑电路表达式为：

LQQQ

QQQ

最后电路图如图

A8.13所示（其中组合部分略）

[题8.14]图P8.14是由同步十进制计数器74160和3线-8线译码器74LS138组成的电路。

分析电

路功能，画出74160的状态转换图和电路输出YiCP的波形图。

解：

74160接成八进制计数器，计数状态从0000到0111，电路输出波形如图A8.14所示

[题8.15]试设计一个具有控制端

M的序列信号发生电路。

当M分别为

0和1时，在时钟CP

作用下，电路输出端Y能分别周期性地输出

10011010

和00110101的序列信号。

用74LS161芯片

和门电路实现。

解：

第一步：

设计计数器

序列长度S8，则只用74LS161的Q2QQ10

从000到111状态即可。

第二步：

设计组合电路

根据题意，计数器的输出QQQ

0，

控制端M和序列Y之间的关系如表A8.15

所示。

表A8.15

化简得组合逻辑电路表达式为：

MQ1Q0

MQ2Q0

MQ2Q1MQ2Q0

Q2QQ10

电路图略

一、单项选择题

１．组合逻辑电路通常由____组和而成。

（a）记忆元件

（b）门电路

（c）计数器

（d）以上均正确

答案（b）

２．能实现算术加法运算的电路是

____。

（a）与门

（b）或门

（c）异或门

（d）全加器

答案（d）注释：

与门，或门，异或门等实现的是逻辑运算，半加器，全加器，加法器实现的

是算术运算

３．N位二进制译码器的输出端共有

____个。

（a）2n个

（b）2n个

（c）16个

（d）12个

答案（b）

４．3线-8线译码器74LS138，若使输出Y5

0，则对应的输入端A2A1A0应为____.

（a）001

（b）100

（c）101

（d）110

答案（c）

5．要使3-8线译码器正常工作，使能控制端

G、G2A、G2B的电平信号为____。

（a）011（b）100

（c）000

（d）0101

答案（b）

二、试用３线－８线译码器

74LS138和门电路实现一个判别电路，当输入的三位二进制代码能被２

整除时电路输出为１，否则为０。

答案：

根据题意，写出真值表，如

表R5.4所示。

表R5.4

"1"

由表R5.4，得出，YABC

ABC

m6由于74LS138的输出Yi为mi，因此令

AA2,BA1,CA0，则得Y

m2m4

展开阅读全文