数字录音机.docx
《数字录音机.docx》由会员分享，可在线阅读，更多相关《数字录音机.docx（14页珍藏版）》请在冰豆网上搜索。
数字录音机
目录
1.前言1
2.设计目的2
3.设计内容及要求2
4.具体设计过程2
4.1总体设计思想2
4.2硬件连接图3
4.3各芯片工作原理及功能简介4
4.3.1可编程计数/定时接口芯片82534
4.3.2可编程并行I/O接口芯片8255A6
4.3.3ADC08099
4.3.4DAC083211
4.4流程图13
4.5具体实现方法14
4.5.1主程序14
4.5.2A/D录放音子程序15
4.5.3D/A放音子程序15
4.5.4延时子程序15
5.心得体会15
6.参考文献16
附录：
源程序16
1.前言
由于计算机技术的飞速发展，微机原理与接口技术课程已经作为一门比较重要的专业基础课。
微机原理与接口技术已经融入我们的基本生活当中，我们生活中的许多电子产品都与之密切相关。
微机原理与接口技术是一门实践性强的学科，其中很多理论和知识仅考书本的学习是无法掌握的，必须通过实践才能比较直观深刻的理解。
通过课程设计可以培养我们动手的能力，使我们对书本的理论知识掌握更加牢固，培养学生编程的能力以及提出问题，分析问题，解决问题的能力。
本次课程设计所做的是关于数字录音机的设计。
2.设计目的
1.进一步加深对微机系统的理解和认识，提高微机系统的应用水平。
2.进一步学习和掌握汇编语言程序的编写和应用的方法，通过较大规模程序的编写，提高编写汇编语言程序的水平和学习程序调试方法。
3.进一步熟悉接口，掌握8255、8253芯片及A/D转换器与D/A转换器的使用方法。
3.设计内容及要求
1.设计一个声音录放系统，通过传感器及ADC0809以每秒钟5000次的速率采集IN2输入的语音数据并存入内存,共采集60000个数据（录12秒），然后再以同样的速率将数据送DAC0832使喇叭发声（放音）。
2.画出系统的硬件连接图。
3．按图连接电路,将声传感器接J2,把代表语音的电信号送给ADC0809通道2（IN2）；D/A转换器的输出端通过K8跳线接喇叭。
4.具体设计过程
4.1总体设计思想
根据设计要求，本次数字录音机的汇编语言设计所需芯片有模数转换芯片ADC0809、数模转换芯片DAC0832、定时计数器8253、可编程并行I/O接口8255A及译码器74LS138。
设计过程可简述为：
利用传感器和ADC0809采集语音数据，以每秒5000的速率采集IN0输入的语音数据并存入内存，共采集数据60000个，即录音12秒。
DAC0832进行数模转换，以同样的速率将数据送DAC0832使喇叭发声。
8253用作定时，定时0.2ms，设置成方式0，计数初值为200。
8253计数器0的OUT0与8255A的PA0连接，利用PA0查询OUT0电平，如果为高点平则表示定时时间到。
用译码器74LS138对地址线进行译码以产生各接口芯片所需的信号。
4.2硬件连接图
4.3各芯片工作原理及功能简介
4.3.1可编程计数/定时接口芯片8253
8253外部引脚结构
8253各引脚的功能定义如下：
数据总线D0～D7：
它们为三态输入／输出线，用于将8253与系统数据总线相连，是8253与CPU接口数据线，供CPU向8253读写数据、命令和状态信息。
读信号RD：
它为输入信号，低电平有效。
它由CPU发出，用于对8253寄存器读操作。
写信号WR：
它为输入信号，低电平有效。
它由CPU发出，用于对8253寄存器写操作。
地址译码线A1A0：
这两根线接到系统地址总线的A1A0上。
当CS＝0，8253被选中时，A1A0用于选择8253内部寄存器，以便对它们进行读写操作。
8253内部寄存器与地址码A1A0的关系如表7－3所示。
时钟信号CLK：
CLK为输入信号。
3个计数器，各有一独立的时钟输入信号，分别为CLK0、CLK1、CLK2。
时钟信号的作用是在8253定时或计数工作时，每输入一个时钟信号CLK，便使定时或计数值减1。
它是计量的基本时钟。
门选通信号GATE：
GATE信号为输入信号。
3个通道，每一个都有自己的门选通信号，分别为GATE0、GATE1、GATE2。
GATE信号的作用是用来禁止、允许或开始计数过程。
对8253的6种不同工作方式，GATE信号的控制不同（参见后面的表7－4）。
计数器输出信号OUT：
OUT是8253向外输出信号。
3个独立通道，每一个都有自己的计数器输出信号，分别为OUT0、OUT1、OUT2。
OUT信号的作用是，计数器工作时，当定时或计数值减为0时，即在OUT线上输出OUT信号，用以指示定时或计数已到。
这个信号可作为外部定时、计数控制信号引到I／O设备用来启动某种操作（开／关或启／停），也可作为定时、计数已到的状态信号供CPU检测，或作为中断请求信号使用。
8253的内部结构
1数据总线缓冲器：
该缓冲器为8位双向三态的缓冲器，8根数据线D0～D7可直接挂在CPU数据总线上。
②读/写控制逻辑：
8253内部操作的控制部分，它决定三个计数器和控制字寄存器中哪一个能进行工作，并控制内部总线上数据传送的方向。
③控制字寄存器：
接收从CPU来的控制字，并由控制字的D7、D6位的编码决定该控制字写入哪个计数器的控制寄存器，控制寄存器只能写入，不能读出。
④计数器：
8253有3个独立的计数器通道，每个通道的结构完全相同，如图10.2所示。
每一个通道有一个16位减法计数器；还有对应的16位初值寄存器和输出锁存器。
每个计数器都可以对其CLK输入端输入的脉冲按照二进制或BCD码从预置的初值开始进行减1计数，当减至0时，从OUT端输出一个信号，计数的开始由软件启动或硬件门控信号GATE控制。
计数开始前写入的计数初值存于初值寄存器；计数过程中，减法计数器的值不断递减，而初值寄存器中的初值不变。
输出锁存器则用于写入锁存命令时锁定当前计数值。
当8253用作计数器时，加在CLK引脚上脉冲的间隔可以是不相等的；当它用作定时器时，则在CLK引脚应输入精确的时钟脉冲，8253所能实现的定时时间，取决于计数脉冲的频率和计数器的初值。
对8253来讲，外部输入到CLK引脚上的时钟脉冲频率不能大于2MHZ，否则需分频后才能送到CLK端。
4.3.2可编程并行I/O接口芯片8255A
8255A的外部引脚布局如图所示。
它有40根引脚，可分为与系统总线（如8086）连接的引脚和与外部设备连接的引脚。
8255A引脚图
8255A引脚功能说明：
RESET:
复位输入线，当该输入端外于高电平时，所有内部寄存器（包括控制寄存器）均被清除，所有I/O口均被置成输入方式。
PA0～PA7:
端口A输入输出线，一个8位的数据输出锁存器/缓冲器，一个8位的数据输入锁存器。
PB0～PB7:
端口B输入输出线，一个8位的I/O锁存器，一个8位的输入输出缓冲器。
PC0～PC7:
端口C输入输出线，一个8位的数据输出锁存器/缓冲器，一个8位的数据输入缓冲器。
端口C可以通过工作方式设定而分成2个4位的端口，每个4位的端口包含一个4位的锁存器，分别与端口A和端口B配合使用，可作为控制信号输出或状态信号输入端口。
CS:
片选信号线，当这个输入引脚为低电平时，表示芯片被选中，允许8255与CPU进行通讯。
RD:
读信号线，当这个输入引脚为低电平时，允许8255通过数据总线向CPU发送数据或状态信息，即CPU从8255读取信息或数据。
WR:
写入信号，当这个输入引脚为低电平时，允许CPU将数据或控制字写8255。
D0～D7:
三态双向数据总线，8255与CPU数据传送的通道，当CPU执行输入输出指令时，通过它实现8位数据的读/写操作，控制字和状态信息也通过数据总线传送。
8255A内部结构
①并行输入/输出端口A、B、C：
8255A芯片具有24个可编程输入输出引脚，分成3个8位端口，其中：
端口A包含一个8位数据输出锁存/缓冲寄存器和一个8位数据输入锁存器；端口B包含一个8位数据输入/输出、锁存/缓冲寄存器和一个8位数据输入缓冲寄存器；端口C包含一个输出锁存/缓冲寄存器和一个输入缓冲寄存器。
必要时端口C可分成两个4位端口，分别与端口A与端口B配合工作，通常将端口A和端口B定义为输入/输出的数据端口，而端口C可作为状态或控制信息的传送端口。
②A组和B组控制部件：
端口A与端口C的高4位（PC7～PC4）构成A组，由A组控制部件实现控制功能，端口B与端口C的低4位（PC3～PC0）构成B组，由B组控制部件实现控制功能。
它们各有一个控制单元，可接收来自读/写控制部件的命令和CPU通过数据总线（D7～D0）送来的控制字，并根据它们来定义各个端口的操作方式。
③数据总线缓冲器：
这是一个三态双向8位数据缓冲器，它是8255A与8086CPU之间的数据接口，CPU输入输出的数据，CPU输出的控制字以及外设的状态信息都是通过这个缓冲器进行传送。
④读/写控制部件：
这是8255A内部完成读/写控制功能的部件，它与CPU的地址总线及有关的控制信号相连，接收CPU的控制命令，并根据它们向片内各功能部件发出操作命令
4.3.3ADC0809
ADC0809是CMOS工艺制成的双列直插式8位A/D转换芯片，内部采用逐次逼近原理，单极性，量程为0～+5V。
片内部有8路模拟开关，可控制选择输入8个模拟量之中的一个，并带有三态输出锁存缓冲器，可直接与CPU总线连接，不需要外部锁存器，是应用较广泛的一种A/D转换芯片。
ADC0809内部由两部分电路组成：
第一部分：
8路模拟通道选择开关，地址锁存器和译码器。
第二部分：
比较器、8位逐次逼近寄存器SAR、8位开关树型D/A转换电路、控制逻辑、三态输出缓冲锁存器。
工作原理：
由ADDA、ADDB、ADDC及ALE选择8个模拟量之一，并通过通道选择开关加至比较器一端。
由START信号启动A/D转换开始且SAR清0。
在CLOCK的控制下，将SAR从高位逐次置1，并将每次置位后的SAR送D/A转换器转换成与SAR中数字量成正比的模拟量。
DAC的输出加至比较器的另一端与输入的模拟电压进行比较，若Vi大于等于V0保留SAR中该位的1；若Vi小于V0则该位清0。
经过8次比较（8个CLOCK）后，SAR中的8位数字量即是结果。
在OE有效时，将SAR中的8位二进制数输出至锁存器，并通过D7～D0输出，同时发出EOC转换结束信号。
图1ADC0809内部结构框图
4.3.4DAC0832
DAC0832是用COMS工艺制成的双列直插式8位D/A转换芯片，内部采用T型电阻网络，数字输入有输入寄存器和DAC寄存器两级缓冲，可以双缓冲、单缓冲或直接输入方式连接。
DAC0832内部结构图
DAC0832引脚图如图2所示
图2DAC0832引脚图
DAC0832的三种工作方式
①直通方式：
当ILE接高电平，都接数字地时，DAC处于直通方式，8位数字量一旦到达D0～D7输入端，就立即加到D/A转换器，被转换成模拟量。
在D/A实际连接中，要注意区分“模拟地”和“数字地”的连接，为了避免信号串扰，数字量部分只能连接到数字地，而模拟量部分只能连接到模拟地。
这种方式可用于不采用微机的控制系统中。
②单缓冲方式：
单缓冲方式是将两个锁存器之一处于直通状态，输入数据中经过一级缓冲送入D/A转换器。
如把都接地，使寄存锁存器2处于直通状态，ILE接+5V，接CPU系统总线的信号，接端口地址译码信号，这样CPU可执行一条OUT指令，使和有效，写入数据并立即启动D/A转换。
③双缓冲方式：
即数据通过两个寄存器锁存后再送入D/A转换电路，执行两次写操作才能完成一次D/A转换。
这种方式可在D/A转换的同时，进行下一个数据的输入，可提高转换速度。
更为重要的是，这种方式特别适用于系统中含有2片及以上的DAC0832，且要求同时输出多个模拟量的场合。
4.4流程图
4.5具体实现方法
实现该声音录放系统功能的程序可以分为以下三个部分
4.5.1主程序
主程序的主要任务是对8253、8255A进行初始化，实现录、放音的功能调用。
①8253初始化设置
8253在程序中设置成方式0，计数200，定时0.2ms
8253工作方式控制字：
10000000B，即10H；选择通道0，方式0，只读写的、低8位
设8253输入时钟信号的频率为1MHZ
计数初值=0.2ms/0.001ms=200
控制字端口地址为：
81H
计数器0端口地址为：
80H
②8255A初始化设置
8255A控制字：
10010000B，即90H；方式0，A口输入
控制字端口地址为：
85H
A口地址为：
84H
③调用录、放音子程序
首先DOS功能调用，显示录音提示信息，然后BIOS功能调用，读键盘缓冲区字符，等待键盘输入，若无键按下，继续等待；有键按下，则调用录音子程序，录音12秒。
清除键盘缓冲区后，再进行放音子程序的调用。
4.5.2A/D录放音子程序
根据设计要求，ADC0809要以每秒5000的速率采集语音数据，录音12秒，因此共需采集5000×12=60000个数据，计数器CX=60000。
选择IN0通道进行数据采集（D2=0、D1=0、D0=0），寻址A/D转换启动端口地址，CPU向IN0通道执行一条输出指令，启动一次A/D转换。
寻址EOC状态端口地址，读取EOC状态，测试转换是否结束，未完则继续等待，转换完成后，则寻址ADC0809转换结果端口，CPU执行一条输入指令，取A/D转换结果。
A/D转换启动端口地址：
8CH，转换结果端口地址：
90H，EOC状态端口地址：
94H
4.5.3D/A放音子程序
置数据区首址至SI，计数器CX=60000。
从数据区取数据，寻址DAC端口地址，CPU执行一条输出指令，进行D/A转换。
DAC端口地址为：
88H
4.5.4延时子程序
DELAY是延时0.2ms的子程序，将8253计数器0的OUT0输入到8255A端口，测试PA0是否为1，若不为1，则表示8253未计数完，继续查询，如果为1，则表示8253计数完成，定时时间到。
5.心得体会
在进行这次微机原理及其应用课程设计之前，我觉得利用汇编语言进行较大规模程序的编写是非常困难的，但通过对这次课题数字录音机的设计与编程，我不仅加深了对微机原理及接口技术的认识和理解，还认识到只要自己认真对待，通过查阅资料，理解消化资料，编程并不是难事。
在本实验中，充分利用学过的汇编语言程序设计能力，在了解了数字录音技术的基本原理后，通过对A/D转换器与D/A转换器的使用，以及利用8252和8255芯片实现延时功能，成功完成了数字录音机的设计。
测试实验结果时，成功实现了12s的录音及放音，达到设计效果。
在本次数字录音机设计中，实现功能有12s录音功能、放音功能，并且实现了信息提示，清楚明了。
每次课程设计，我都会认真对待，因为这个是培养我们应用能力的最佳机会，也是对课本知识的进一步深化与提高。
通过这次课程设计我又收获了不少新知识，了解到数字录音机的基本原理，进一步掌握A/D转换器与D/A转换器的使用方法，并巩固和加深了汇编语言程序设计的能力，而且经过这次设计，我们的自学能力与独立思考能力也得到了提高。
6.参考文献
[1]《微机原理与接口技术》 彭楚武 湖南大学出版社
[2]《微机原理与接口技术实验指导》 黄海萍国防工业出版社
[3]《微机原理应用及实训》 赵欢 高等教育出版社
附录：
源程序
datasegment
ioportequ01400h-0280h
luportequioport+29ah;录音口地址
fangportequioport+290h;放音口地址
io8253aequioport+283h
io8253bequioport+280h
io8255cequioport+28bh
io8255dequioport+288h
data_qudb60000dup（?
）;录音数据存放数据区
news_1db'Pressanykeytorecord:
',24h;录音提示
news_2db0dh,0ah,'Playing:
',24h;放音提示
dataends
codesegment
assumecs:
code,ds:
data,es:
data
begin:
movax,data;初始化
movds,ax
moves,ax
movdx,offsetnews_1;显示录音提示
movah,9
int21h
test_1:
movah,1;等待键盘输入
int16h
jztest_1;若不是则循环等待
calllu;调用录音子程序
movdx,offsetnews_2;显示放音提示
movah,9
int21h
fy:
callfang;调用放音子程序
movax,0c07h
int21h
cmpal,20h
jzfy
movah,4ch;返回DOS
int21h
luprocnear;录音子程序
movdi,offsetdata_qu;置数据区首地址为DI
movcx,60000;录60000个数据
cld
xunhuan:
movdx,luport;启动A/D
outdx,al
calldelay;延时
inal,dx;从A/D读数据到AL
stosb;存入数据区,使DI加1
loopxunhuan;循环
ret;子程序返回
luendp
fangprocnear;放音子程序
movcx,60000;放60000个数据
movsi,offsetdata_qu;置数据区首地址为SI
cld
fang_yin:
movdx,fangport
lodsb;从数据区取出数据
subal,30h
outdx,al;放音
calldelay;延时
loopfang_yin;循环
ret;子程序返回
fangendp
delayprocnear;延时子程序
pushdx
moval,10h;设8253通道0工作方式0
movdx,io8253a
outdx,al
moval,200;写入计数器初值200
movdx,io8253b
outdx,al
movdx,io8255c;设8255的A口为输入
moval,9bh
outdx,al
movdx,io8255d;从8255的A口输入
delay1:
inal,dx
andal,1;判断PA0是否为1
jzdelay1;若PA0不为1,转de_lay
popdx
ret;子程序返回
delayendp
codeends
endbegin
升级会员 