ISD4002系列高保真语音录放IC.docx

ISD4002系列高保真语音录放IC.docx

《ISD4002系列高保真语音录放IC.docx》由会员分享，可在线阅读，更多相关《ISD4002系列高保真语音录放IC.docx（4页珍藏版）》请在冰豆网上搜索。

ISD4002系列高保真语音录放IC

ISD4002系列高保真语音录放IC

---------英文资料《下载》

●单片2至4分钟语音录放,　  　  　  　  ●无需开发系统

●内置微控制器串行通信接口　　　　　　　　　●3V单电源工作

●多段信息处理　　　　　　　　　　　　　　　　●工作电流25-30mA,维持电流1μA

●不耗电信息保存100年（典型值）　　　　　　　　●高质量、自然的语音还原技术

●100,000次录音周期（典型值）　　　　　　　　　●自动静噪功能

●片内免调整时钟,可选用外部时钟

4002系列型号与性能对照表:

型号

时间

输入采样

典型带宽

最大段数

最小段长

外部钟频

ISD4002-120

2分钟

8.0kHz

3.4kHz

600

200ms

1024.0kHz

ISD4002-150

150秒

6.4kHz

2.7kHz

600

250ms

819.2kHz

ISD4002-180

3分钟

5.3kHz

2.3kHz

600

300ms

682.7kHz

ISD4002-240

4分钟

4.0kHz

1.7kHz

600

400ms

512.0kHz

  ISD4002系列TSOP及PDIP、SOIC引脚图

  ISD4002系列工作电压3V,单片录放时间2至4分钟,音质好,适用于移动电话及其他便携式电子产品中。

芯片采用CMOS技术,内含振荡器、防混淆滤波器、平滑滤波器、音频放大器、自动静噪及高密度多电平闪烁存贮陈列。

芯片设计是基于所有操作必须由微控制器控制,操作命令可通过串行通信接口（SPI或Microwire）送入。

芯片采用多电平直接模拟量存储技术,每个采样值直接存贮在片内闪烁存贮器中,因此能够非常真实、自然地再现语音、音乐、音调和效果声,避免了一般固体录音电路因量化和压缩造成的量化噪声和"金属声"。

采样频率可为8.0,6.4,5.3,4.0kHz,频率越低,录放时间越长,而音质有所下降,片内信息存于闪烁存贮器中,可在断电情况下保存100年（典型值）,反复录音10万次。

缩略图为：

二、引脚描述

  电源:

（VCCA,VCCD）为使噪声最小,芯片的模拟和数字电路使用不同的电源总线,并且分别引到外封装的不同管脚上,模拟和数字电源端最好分别走线,尽可能在靠近供电端处相连,而去耦电容应尽量造近器件。

  地线:

（VSSA,VSSD）芯片内部的模拟和数字电路也使用不同的地线。

  同相模拟输入（ANAIN+）这是录音信号的同相输入端。

输入放大器可用单端或差分驱动。

单端驱动时,信号由耦合电容输入,最大幅度为峰峰值32mV,耦合电容和本端的3KΩ电阻输入阻抗决定了芯片频带的低端截止频率。

差分驱动时,信号最大幅度为峰峰值16mV。

（为ISD33000系列相同）。

  反相模拟输入（ANAIN-）差分驱动时,这是录音信号的反相输入端。

信号通过耦合电容输入,最大幅度为峰峰值16mV,本端的标称输入阻抗为56KΩ。

单端驱动时,本端通过电容接地。

两种方式下,ANAIN+和ANAIN-端的耦合电容值应相同。

  音频输出（AUDOUT）提供音频输出,可驱动5KΩ的负载。

  片选（SS）此端为低,即选中ISD4002系列。

  串行输入（MOSI）此端为串行输入端,主控制器应在串行时钟上升沿之前半个周期将数据放到本端,供ISD输入。

  串行输出（MISO）ISD的串行输出端。

ISD未选中时,本端呈高阻态。

  串行时钟（SCLK）ISD的时钟输入端,由主控制器产生,用于同步MOSI和MISO的数据传输。

数据在SCLK上升沿锁存到ISD,在下降沿移出ISD。

  中断（/INT）本端为漏极开路输出。

ISD在任何操作（包括快进）中检测到EOM或OVF时,本端变低并保持。

中断状态在下一个SPI周期开始时清除。

中断状态也可用RINT指令读取。

OVF标志----指示ISD的录、放操作已到达存储器的未尾。

EOM标志----只在放音中检测到内部的EOM标志时,此状态位才置1。

  行地址时钟（RAC）漏极开路输出。

每个RAC周期表示ISD存储器的操作进行了一行（ISD4002系列中的存贮器其1200行）。

该信号175ms保持高电平,低电平为25ms。

快进模式下,RAC的218.75μs是高电平,31.25μs为低电平。

该端可用于存储管理技术。

  外部时钟（XCLK）：

本端内部有下拉元件。

芯片内部的采样时钟在出厂前已调校,误差在+1%内。

商业级芯片在整个温度和电压范围内,频率变化在+2.25%内。

工业级芯片在整个温度和电压范围内,频率变化在-6/+4%内,此时建议使用稳压电源。

若要求更高精度,可从本端输入外部时钟（如前表所列）。

由于内部的防混淆及平滑滤波器已设定,故上述推荐的时钟频率不应改变。

输入时钟的占空比无关紧要,因内部首先进行了分频。

在不外接地时钟时,此端必须接地。

  自动静噪（AMCAP）：

当录音信号电平下降到内部设定的某一阈值以下时,自动静噪功能使信号衰弱,这样有助于养活无信号（静音）时的噪声。

通常本端对地接1μF的电容,构成内部信号电平峰值检测电路的一部分。

检出的峰值电平与内部设定的阈值作比较,决定自动静噪功能的翻转点。

大信号时,自动静噪电路不衰减,静音时衰减6dB。

1μF的电容也影响自动静噪电路对信号幅度的响应速度。

本端接VCCA则禁止自动静噪。

三、SPI（串行外设接口）

  ISD4002工作于SPI串行接口。

SPI协议是一个同步串行数据传输协议,协议假定微控制器的SPI移位寄存器在SCLK的下降沿动作,因此对ISD4002而言,在时钟止升沿锁存MOSI引脚的数据,在下降沿将数据送至MISO引脚。

协议的具体内容为：

1.所有串行数据传输开始于SS下降沿。

2.SS在传输期间必须保持为低电平,在两条指令之间则保持为高电平。

3.数据在时钟上升沿移入,在下降沿移出。

4.SS变低,输入指令和地址后,ISD才能开始录放操作。

5.指令格式是（5位控制码）加（11位地址码）。

6.ISD的任何操作（含快进）如果遇到EOM或OVF,则产生一个中断,该中断状态在下一个SPI周期开始时被清除。

7.使用"读"指令使中断状态位移出ISD的MISO引脚时,控制及地址数据也应同步从MOSI端移入。

因此要注意移入的数据是否与器件当前进行的操作兼容。

当然,也允许在一个SPI周期里,同时执行读状态和开始新的操作（即新移入的数据与器件当前的操作可以不兼容）。

8.所有操作在运行位（RUN）置1时开始,置0时结束。

9.所有指令都在SS端上升沿开始执行。

（一）信息快进

  用户不必知道信息的确切地址,就能快进跳过一条信息。

信息快进只用于放音模式。

放音速度是正常的1600倍,遇到EOM后停止,然后内部地址计数器加1,指向下条信息的开始处。

（二）上电顺序

  器件延时TPUD（8kHz采样时,约为25毫秒）后才能开始操作。

因此,用户发完上电指令后,必须等待TPUD,才能发出一条操作指令。

例如：