计算机题库答案.docx
《计算机题库答案.docx》由会员分享，可在线阅读，更多相关《计算机题库答案.docx（25页珍藏版）》请在冰豆网上搜索。
计算机题库答案
《计算机组成原理与系统结构》答案（第一套）
Ⅰ.FillTheBlanks（1’×30=30’）
1）0.10110.B
2）0101001183
3）程序中断（Programinterrupt）时钟中断（timerinterrupt）I/O中断（I/Ointerrupt）
4）数据总线（databus）地址总线（addressbus）
5）寻道时间（seektime）旋转延迟（rotationdelay）传输时间（transfertime）
6）时间局部性（temporallocality）空间局部性（spatiallocality）
7）32第七组（theseventh）
8）LRUFIFOLFU.
9）SelectorchannelMultiplexorchannel.
10）就绪（Ready）,运行（Running）,等待（Block,Waiting）就绪（Ready）
11）A（A）（R）+（A）
12）PCPSW
Ⅱ．SingleChoice（2’×15=30’）
1—5CCDCC6—10CBBDC11—15ADDCD
Ⅲ.Explanation,CalculationandDesign
1．答：
优点
a）不需要新的I/O指令。
指令系统中原有的丰富的访存指令可以直接使用
b）不需要命令选择线路来区分主存地址和I/O设备地址
缺点：
原有的有限访存空间被消耗殆尽。
2．答：
中断是指CPU正在执行的程序可以被打断的一种机制。
通过这种机制可以提高CPU的使用效率和实时响应。
计算机系统处理中断的过程如下：
c）在CPU响应中断后，当前正在执行的程序要被停止，主要任务是保护程序现场。
首先关中断，接着将PC，PSW以及寄存器中的其他有用信息都要压入主存堆栈（或者寄存器堆栈中）。
d）转中断服务程序：
将中断服务程序的入口地址加载到PC，开中断，执行中断服务程序。
e）恢复现场：
当中断服务程序执行完毕，要恢复被打断的程序。
首先关中断，然后将压入堆栈中的PC，PSW及其他有用的信息加载到CPU的寄存器中，开中断，恢复执行被中断程序。
3．解：
使用Booth’s算法的过程如下
所以P=X×Y=1101×0110=11101110（-3×6=-18）
4．解：
1）由于存储器字长8bits，且按字编址，所以数据引脚为8。
2）存储器的地址单元数16K=214,所以地址引脚要14个
3）用4K×4的SDRAM芯片组成16K×8的存储单元所需要的芯片数为：
（16K×8）/（4K×4）=8片。
所以需要用于片选的引脚数是3。
4）该存储器的结构图如下：
5．解：
1）0地址指令
首先将算式转换成逆波兰式如下：
ABC×+DEF×-/
PUSHA
PUSHB
PUSHC
MUL
ADD
PUSHD
PUSHE
PUSHF
MUL
SUB
DIV
2）1地址指令
LOADE
MULF
STOREX
LOADD
SUBX
STOREX
LOADB
MULC
ADDA
DIVX
STOREX
3）2地址指令
（A+B×C）/（D-E×F）
MOVEX,E
MULX,F
MOVET,D
SUBT,X
MOVEX,B
MULX,C
ADDX,A
DIVX,T
《计算机组成原理与系统结构》答案（第二套）
Ⅰ.FillTheBlank（1’×30=30’）
13）数据处理（dataprocessing）,数据存储（datastorage）,数据传输（datamovement）
14）CPU,主存（mainmemory）,I/O设备（peripherals）
15）MAR←（PC）,MBR←Memory,PC←（PC）+1,IR←（MBR）.
16）集中式仲裁（centralizedarbitration）分布式仲裁（distributedarbitration）.
17）字数（numberofword）字长（wordsize）
18）顺序存储（sequentialaccess）,直接存储（directaccess）,随机存储（randomaccess）
19）238263
20）5
21）程序查询方式（programmedI/O）,中断方式（interrupt-drivenI/O）直接存储器存取方式（DMA）.
22）主存映射I/O（memory-mappedI/O）独立I/O（isolatedI/O）
23）长期调度（long-termscheduling）,中期调度（medium-termscheduling）
24）3
Ⅱ．SingleChoice（2’×15=30’）
1—5DACBB6—10DDCDA11—15DBBDD
Ⅲ.Explanation,CalculationandDesign
1.答：
DMA过程包括以下三个阶段：
初始化阶段、DMA传送阶段、DMA中断处理阶段。
在初始化阶段，由程序解决传送方向、主存首址、交换量、外设寻址信息等初始化信息。
在DMA传送阶段，由硬件完成DMA请求，DMA响应和DMA传送。
DMA中断处理阶段，由接口提出中断请求，CPU响应中断后，执行中断服务程序，判断传送的数据是否正确。
如有误，则作相应处理；或重新初始化，准备下一次传送等等。
2.答：
当CPU根据物理地址访问数据时，先检查Cache。
如果所需要访问的数据在Cache中，则直接从Cache中读数据并进行处理。
如果所需要访问的数据不在Cache中，则CPU根据物理地址访问主存，读取数据到CPU进行处理；同时将该数据所在的主存块同时写入到Cache中。
在主存块写入Cache时可能需要替换掉Cache中已经存在的主存块。
3.答：
1）计算新的校验码：
2）求症状字
C4C3C2C1
0000
⊕0111
0111=7
所以第7位出错，正确的比特流是：
001101001111
4.解：
a）由于处理机需要花95%的指令来执行“背景程序”，当使用programmedI/O时，可以有5%的指令用来传送数据。
每秒可以用来传输数据的指令数量是：
5%×106=50000（条）。
传送一个字需要执行两条指令，所以采用programmedI/O时，数据的传输率是：
50000÷2=25000（字/秒）
b）采用DMA方式时不需要CPU的干预，且一个总线周期可以传送一个字，由于处理机周期和总线周期相同，那么执行50000条指令的时间可以用来传输的字数是：
50000×4=200000（字）。
又由于采用的是周期窃取方式,每执行一条背景程序有两个机器周期可以被窃取，可以用来传输的字数是：
95%×106×2=1900000（字）。
所以DMA方式下数据传输率是：
200000+1900000=21×105（字/秒）
5.答：
a）8bits用于标志，5bit用于行号，3bit用于字号
a）
i.0001000100011011第3行
ii.1101001100110100第6行
iii.1101000001011101第11行
iv.1010101010101010第21行
b）和0001101000111010存储在一起的字的地址是0001101000111000---0001101000111111
c）总共可以放入Cache的字数是32×8=256（字）
d）由于采用的是直接映像方式，所以主存中不同的块有可能放入Cache的同一行中，所以要使用tag标志将他们区分开来。
《计算机组成原理与系统结构》答案（第三套）
Ⅰ.FillTheBlanks（1’×30=30’）
25）1111.0110,F.6,17.3
26）1/2rrNb/sts+1/2r+1/r
27）01101101-10910010011
28）数据总线（databus）地址总线（addressbus）
29）224225
30）时间局部性（temporallocality）空间局部性（spatiallocality）
31）LRUFIFOLFU.
32）001011111100
33）运行（Running）,等待（Block,Waiting）
34）A（A）（R）+（A）
35）Tc×H+Tm×（1-H）Tc×H+（Tm+Tc）×（1-H）
36）同步时序（synchronoustiming）异步时序（asynchronoustiming）
Ⅱ．SingleChoice（2’×15=30’）
1—5CBDCD6—10ABBDC11—15ACCDA
Ⅲ.Explanation,CalculationandDesign
1．Key:
Fetchcycle:
T1:
（PC）→MAR0.5’executecycle:
T1:
IR（add）→MAR0.5
T2:
（MAR）→ABT2:
（MAR）→AB
（MEM）→DB（MEM）→DB
DB→（MBR）1’DB→（MBR）1’
T3:
（PC）+1→PC0.5T3:
sptr→MAR0.5
T4:
（MBR）→（IR）0.5T4:
（MAR）→AB
（MBR）→DB
DB→（MEM）0.5
2.Key:
1）thereversepolishoftheaboveformulais:
AB-CD×+ABC/+/………1’
2）Theprogramisasthefollowing……0.3’×13
PUSHA
PUSHB
SUB
PUSHC
PUSHD
MUL
ADD
PUSHA
PUSHB
PUSHC
DIV
ADD
DIV
3．
0
0111111
111111*********111111
Key:
a）theformatofthemaximalpositivenumberis:
Thedecimalvalueis:
（1-2-17）×2+31……2’
0
100000
10000000000000001111
b）theformatoftheminimalpositivenumberis:
Thedecimalvalueis:
0.5×2-32……2’
1
0111111
111111*********111111
c）theformatoftheminimalnegativenumberis:
Thedecimalvalueis:
-（1-2-17）×2+31……2’
1
100000
10000000000000000
d）theformatofthemaximalnegativenumberis:
Thedecimalvalueis:
-（0.5）×2-32……2’
4.Theflowisshowedasthefollowing:
AQM=1011
00000110initialvalue
00001100shiftright1bit
1011addthefirstcycle（1.5’）
00001100restored
00011000shiftright1bit
1100addthesecondcycle（1.5’）
00011000restored
00110000shiftright1bit
1110addthethirdcycle（1.5’）
00110000restored
01100000shiftright1bit
0001addthefourthcycle（1.5’）
00010001setQ0=1
Sothequotientis1111andtheremainderis0001（2’）
5.Key:
a）10bitsfortag,4bitsforsetnumberand2bitsforbytenumber（2’）
b）:
i.0001000100011011the6thset（1’）
ii.1101001100110100the13thset（1’）
iii.1101000001011101the7thset（1’）
iv.1010101010101010the10thset（1’）
c）No,wecan’t.Wecanidentifywhichsetthebytewillbeallocated,becausethedirectmappingtechniqueisused.Butwecan’tidentifywhichlineofthesetthebytewillbeallocatedbecauseassociativemappingtechniqueisinvolved.
d）1.thestatusofeachlineisshowedasthefollowingtable
1
17
33
1
49
65
1
49
81
65
81
97
1
81
33
1
17
81
49
Line0
1
1
1
1
1
1
1
1
1
1
1
97
97
97
97
97
17
17
17
Line1
17
17
17
17
65
65
65
65
65
65
65
65
65
33
33
33
33
49
Line2
33
33
33
33
33
33
81
81
81
81
81
81
81
81
81
81
81
Line3
49
49
49
49
49
49
49
49
1
1
1
1
1
1
1
2.Thehitratioofthecacheis:
H=8/19=42.1%
《计算机组成原理与系统结构》答案（第四套）
Ⅰ.FillTheBlank（1’×30=30’）
37）1600KB/s,25.6KB/s
38）33.26,1B.58,27.34375
39）中央处理器（CPU），I/O设备（I/Odevice），存储器（storage）
40）MBR←（Memory）,PC←（PC）+1,IR←（MBR）
41）集中式仲裁（centralizedarbitration）
42）字数（numberofword）
43）顺序存储（sequentialaccess）,直接存储（directaccess）,随机存储（randomaccess）
44）238263
45）5
46）程序查询方式（programmedI/O）,中断方式（interrupt-drivenI/O）
47）长期调度（long-termscheduling）,中期调度（medium-termscheduling）
48）3
49）第20组（the20thset）4KB1100011（99）00011（3）
Ⅱ．SingleChoice（2’×15=30’）
1—5DACCA6—10DCCCB11—15CBCDD
Ⅲ.Explanation,CalculationandDesign里面
1.解：
使用Booth’s算法的过程如下
AQQ-1M
0000011001101initialvalue
0000001101101shiftright1bit1thCycle
0011001101101A←A-M
0001100111101shiftright1bit2thCycle
0000110011101shiftright1bit3rdCycle
1101110011101A←A+M
1110111001101shiftright1bit4thCycle
所以P=X×Y=1101×0110=11101110（-3×6=-18）（没对一周期给1’，最后一步给1’）
2.答：
当CPU根据物理地址访问数据时，先检查Cache（1’）。
如果所需要访问的数据在Cache中，则直接从Cache中读数据并进行处理（1’）。
如果所需要访问的数据不在Cache中，则CPU根据物理地址访问主存，读取数据到CPU进行处理；（1’）同时将该数据所在的主存块同时写入到Cache中。
（1’）在主存块写入Cache时可能需要替换掉Cache中已经存在的主存块。
（1’）
3.答：
1）计算新的校验码：
（4’）
2）求症状字（3’）
C4C3C2C1
0000
⊕0111
0111=7
所以第7位出错，正确的比特流是：
001101001111（1’）
4.a）thecapacityofthemultiple-platterdiskis:
（10×2-2）×110×96×0.5KByte=95040KByte≈92.8MByte（3’）
b）themaximumtransfer:
（96×0.5KByte）÷（60÷360）=288KB/s（2’）
c）thepercentageofthetimewilltheprocessorspendhandlingI/Ois:
（2.5×10-6s/Byte×0.5KByte）÷（0.5KByte÷288KByte/s）=73.7%（72%）（5’）
5.答：
解：
1）由于存储器字长4bits，且按字编址，所以数据引脚为4。
（1’）
2）存储器的地址单元数1M=220,所以地址引脚要20个（1’）
3）用256K×1的芯片组成1M×4的存储单元所需要的芯片数为：
（1M×4）/（256K×1）=16片,16片分成4组，每组为256K×4。
所以需要用于片选的引脚数是2。
（2’）
4）该存储器的结构图如下：
（8’）
《计算机组成原理与系统结构》答案（第五套）
Ⅰ.FillTheBlanks（1’×30=30’）
50）1100.1011;C.B
51）ENIAC（电子数字积分器与运算器）;vacuumtube（真空管）;transistor（晶体管）.
52）MBR;MAR;IR;PC.
53）01010011;-83.
54）databus（数据总线）,addressbus（地址总线）.
55）block（块）;word（字）.
56）16MB;4096MB.
57）23;8;3.
58）programmedI/O（程序查询方式输入输出）,interrupt-drivenI/O（中断方式输入输出）.
59）3.
60）temporallocality（时间局部性）;spatiallocality（空间局部性）.
61）running（运行状态）；waiting（等待状态）；ready（就绪状态）.
62）centralizedarbitration（集中式仲裁）;distributedarbitration（分布式仲裁）.
Ⅱ．SingleChoice（2’×10=30’）
1、（C）2、（B）3、（C）4、（B）5、（D）6、（B）7、（A）8、（A）9、（C）10、（D）
Ⅲ.Explanation,CalculationandDesign
1、（8分）
答：
（1）在页式虚拟存储系统中，CPU要两次访问内存才能取出有效数据，第一次是访问内存中的页表，计算出数据的物理地址；第二次是根据物理地址访问内存数据；这种方式严重影响CPU的效率。
（3分）
（2）因此可以利用一个cache将内存中的页表经常用到的部分存储在其中，这个cache就是TLB。
（2分）
（3）根据程序局部性原理，可以使CPU在大部分访问查页表的操作去访问TLB而不是内存，从而大大节约了CPU的访存时间，提高了CPU的效率。
（3分）
2、（6分）
a.AB+CD+×E+（3分）
b.AB×CD×+E+（3分）
3、（10分）
答：
-7的补码是1011，3的补码是0011
结果修正：
取0010的相反数为1110，所以1001=0011×1110+1111。
（1分）
4、（10分）
a.t1:
MAR←（IR（address））（1分）
t2:
MBR←Memory（1分）
t3:
Y←（MBR）（1分）
t4:
Z←（AC）+（Y）（1分）
b.t1:
MAR←（IR（address））（1分）
t2:
MBR←Memory（0.5分）
t3:
MAR←（MBR）（1分）
t4:
MBR←Memory（0.5分）
t5:
Y←（MBR）（1分）
t6:
Z←（AC）+（Y）（1分）
t7:
AC←（Z）（1分）
5、（16分）
答：
a.（3分）
32k=21
升级会员 