全定制设计SRAM单元电路资料.docx

全定制设计SRAM单元电路资料.docx

《全定制设计SRAM单元电路资料.docx》由会员分享，可在线阅读，更多相关《全定制设计SRAM单元电路资料.docx（21页珍藏版）》请在冰豆网上搜索。

全定制设计SRAM单元电路资料

实践教学要求与任务:

完成SRAM单元电路设计，具体要求如下：

（1）电路面积最优；

（2）1bit存储，位线、字线作为端口；

（3）访问速度0.2ns；

（4）三态总线输出；

（5）采用gpdk0.18通用工艺模型库；

（6）完成全部流程：

设计规范文档、原理图输入、功能仿真、基本单元版图、整体版图、物理验证等。

工作计划与进度安排:

第1-2天：

讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始

设计方案和验证方案的准备；

第3天：

完成设计与验证方案，经指导老师验收后进入模块电路设计；

第4-5天：

完成电路设计，并完成功能仿真；

第6天：

单元版图设计并物理验证；

第7-8天：

布局布线，完成版图；

第9天：

物理验证、后仿真，修改设计；

第10天：

整理设计资料，验收合格后进行答辩。

摘要

SRAM是英文StaticRAM的缩写，即静态随机存储器。

它是一种具有静止存取功能的内存，不需要刷新电路即能保存它内部存储的数据。

本设计是1bitSRAM单元电路全定制设计，具体要求为：

（1）电路面积最优，

（2）1bit存储，位线、字线作为端口，（3）访问速度0.2ns，（4）三态总线输出，（5）采用gpdk0.18通用工艺模型库，（6）完成全部流程：

设计规范文档、原理图输入、功能仿真、基本单元版图、整体版图、物理验证等。

综上，本设计内容及设计较为简单，结构和功能原理易懂，易于仿真设计的实现。

所有设计是在cadence公司全定制平台IC5141工具下完的，IC5141工具主要包括集成平台designframeworkII、原理图编辑工具virtuososchematiceditor、仿真工具spectre、版图编辑工具virtuosolayouteditor、以及物理验证工具diva。

功能上可以模拟1bitSRAM的具体工作原理。

关键字：

SRAM；全定制；designframeworkII；

1电路设计

1.1电路分析

根据SRAM单元电路的工作原理，1bit的SRAM单元电路的核心电路为一个D触发器，D触发器是由两个PMOS管，四个NMOS管构成；其中字线WL作为控制端，位线bit作为输入端口。

由于题目要求三态输出，故需要在D触发器输出上接一个CMOS三态反相器，该CMOS三态反相器有两个PMOS管和两个NMOS管串联而成；该CMOS三态反相器的使能端由一个接在CMOS反相器上的的输入EN及其输出~EN分别接在三态反相器的相应位置，该CMOS三态反相器的输出作为总的输出[1]。

1.2SRAM单元电路实现

三态输出的SRAM单元电路可分为三部分：

D触发器，CMOS三态反相器，CMOS反相器。

（1）D触发器

D触发器是由两对儿互补的CMOS并联而成，两侧各接一个NMOS管以字线WL

连接这两个NMOS的栅极，其中一个NMOS与位线相连作为输入，另一个NMOS管的一侧作为D触发器的输出与下面的CMOS三态反相器的输入端相连，具体电路如图1.1所示。

（2）CMOS三态反相器

该CMOS三态反相器有两个PMOS管和两个NMOS管串联而成；该CMOS三态反相器的使能端由一个接在CMOS反相器上的的输入EN及其输出~EN分别接在三态反相器的相应位置，该CMOS三态反相器的输出作为总的输出。

具体电路如图1.2所示。

（3）CMOS反相器

CMOS反相器由一个NMOS和一个PMOS串联而成，使能端EN与两个管的栅极相连，反相器的输出与三态反相器的相应位置相连，具体电路如图1.3所示。

图1.1D触发器电路图

图1.2CMOS三态反相器电路图

图1.3CMOS反相器电路图

1.3模拟设计原理图输入

根据芯片的功能要求与性能指标，选择合适的集成电路工艺库，使用电路图编辑工具绘制电图。

1.3.1环境配置

使用Cadence，必须在自己的计算机上作一些相应的设置，这些设置包括很多方面。

作为初学者，只需进行以下几项设置[2]：

1）.cshrc文件设置：

.cshrc文件是用户启动LINUX的配置文件，指定LINUX系统和EDA工具软件的环境变量，以及LINUX、EDA工具软件和Licence文件所在的路径。

.cshrc必须放在用户的home（家目录）下。

2）.cds.lib文件设置：

.cds.lib文件是Cadence的库管理文件，通常存放在启动目录下。

icfb&启动时，会自动将启动目录下的.cds.lib文件载入。

对于初次使用Cadence的用户，Cadence会在用户的启动目录下生成一个.cds.lib文件，用户通过CIW生成一个库时，Cadence会自动将其加入启动目录下的.cds.lib文件中。

如果用户需要加入自己的库，则可以修改自己的库管理文件.cds.lib。

3）.cdsenv文件设置：

.cdsenv文件包含了Cadence软件的一些初始设置。

4）.cdsinit文件设置：

与.cdsenv一样，.cdsinit中也包含了Cadence软件的一些初始化设置，在icfb&启动时，会首先自动调用.cdsinit文件和.cdsenv文件并执行其中的语言。

若仅为初学者，可以不编写这两个文件，Cadence会自动调用隐含的设置。

.cdsenv和.cdsinit这二个文件可存在于ic5141平台的安装目录、用户目录和启动目录下。

icfb&启动时，优先载入的次序是启动目录、用户目录和IC5141安装目录。

5）工艺文件（technologyfile）设计：

本设计版图会用到工艺库gpdk180_v3.2，务必保证工艺库的添加。

6）显示文件设置：

显示文件文件控制Cadence工具的显示，一般位于工作目录下。

环境配置主要包括添加工作目录和环境参量的设置。

IC5141的启动经过上述准备，在工作目录下键入icfb&IC，IC514界面即可启动。

1.3.2建立设计库

无论画电路图还是设计版图，都和建库有关，技术文件库对于IC设计而言是非常重要的，其中包含了很多设计中所必需的信息。

对于版图设计者而言，技术库就显得更为重要了。

要生成技术文件库，必须先编写技术文件。

技术文件主要包括层的定义，符号化器件的定义，层、物理以及电学规则和一些针对特定的Cadence工具的规则的定义，例如自动布局布线的一些规则，版图转换成GDSII文件时所用到的层号定义。

在ic5141中，设计的管理以库的方式进行。

库管理器中包含有设计使用的工艺库和ic5141软件提供的一些元件库，如analogLib，basic等。

用户在工作过程中建立的库也放在库管理器中。

所需要的库添加完成以后就可以进行电路原理图的绘制了[3]。

1）CIW界面点击File菜单，出现下拉菜单，选命令→New→Library，出现“NewLibrary”对话框。

2）在对话框Library的Name项中输入新库名mylib。

在TechnologyFile项中提示：

“如果要在这个库中建立掩模版图或其他物理数据，需要技术文件”若只要用电路图或HDL数据，则不需要技术文件。

由于新建库后面还将用于版图绘制，选第二个选项，即“Attachtoanexistingtechfile”，单击“OK“按钮，选择工艺库gpdk180。

下面可以进行电路原理图绘制了。

1.3.3电路原理图输入

电路图编辑界面中，主要有三个区域：

菜单栏，工具栏和电路图绘图区域。

这些工具栏可以画出需要的电路图[4]。

下来就可以开始画电路原理图，具体过程如下：

1）建立设计原理图：

在CIW中选菜单项File→New→Cellview,出现“Create

→NewFile”对话框，填写、选择相应的选项，点击OK按钮，进入原理图编辑器virtuososchematiceditor界面。

2）例化并添加器件：

在原理图编辑器中选择菜单项Add→nstance，出现添加器件对话框点击Browse按钮，进入器件选择对话框，选中相应的pmos和nmos器件的和后，点击close按钮关闭该librarybrowser对话框。

随后出现pmos和nmos器件参数表，按照设计要求添上相应的参数。

点击Hide按钮，在原理图编辑器中出现随鼠标移动的pmos和nmos管的symbol，放置到相应的位置即可。

按同样的方法找到Cap和其他相应器件的放置窗口，填入参数值，然后完成放置。

3）放置输入输出端口。

从电路图编辑窗口菜单中，选择“Add”->“Pin”或点击工具栏中的放置端口或用快捷键P，填好端口名（IN和OUT），并使之与端口方向（分别为input和output）的选项一致，即可完成输入输出端口的放置。

到此我们已经完成了电路图里的所有元件的放置，剩下的就是元件的合理安排放置和元件之间的连线了。

4）连线。

从电路图编辑窗口菜单中，选择 “Add”->”Wire（narrow）”或点击工具栏中的放置细线或用快捷键w，便可以将已经放置好的元件连接起来。

5）检查与保存。

选择“Design”->“CheckandSave”，如果电路图有绘制问题，会报告出错。

至此我们就完成了整体电路图绘制。

整体原理图如下所示：

图1.4SRAM单元电路原理图

1.3.4创建symbol

完成原理图之后，为便于进行仿真，需要进行symbol的创建。

（1）生成符号图：

在原理图编辑窗口，点击菜单项Design→CreateCellview→FromCellview，出现symbol生成选项表，点击OK按钮出现图下部分。

在的表项中只采用默认值，直接点击OK按钮，即可看到symbol编辑窗口。

1.3.5创建仿真电路图

完成电路原理图的输入之后，为了对设计进行仿真和性能分析，需要建立一个仿真平台，将电源、各种激励信号输入待测的电路inv，然后采用仿真器进行分析。

1）建立设计原理图：

在命令解释器窗口CIW中选菜单项File→New→Cellview,出现“CreateNewFile”对话框，填写、选择相应的选项，点击OK按钮，进入原理图编辑器virtuososchematiceditor界面。

（同前述电路原理图输入时的操作一样）。

2）例化并添加器件：

在原理图编辑器中选择菜单项Add→Instance（或者按快捷键i，或者点击编辑器左侧的工具栏Instance按钮均可）。

3）器件互联：

连线这里不详述，操作同电路原理图输入。

最后得到的仿真电路图如下图所示一致。

图1.5SRAM单元电路图

1.4SRAM单元电路性能指标分析

（1）存储容量

这里指的是存储器芯片的存储容量，其表示方式一般为：

芯片的存储单元数*每个存储单元的位数。

本设计采用的是1bit存储，故其容量为1*1bit，即它有1个单元，每个单元存储1bit（一个字节）数据。

（2）存取时间

存取时间就是存取芯片中某一个单元的数据所需要的时间。

当拿到一块存储器芯片的时候，可以从其手册上得到它的存取时间，CPU在读/写RAM时，它提供给RAM芯片的读/写时间必须必RAM芯片所要求的存取时间长，如果不能满足这一点，则微型机无法正常工作。

本设计采取的读/写时间为0.2ns。

（3）可靠性

微型计算机要正确的运行，必须要求存储器系统具有很高的可靠性，因为内存的任何错误都可能使计算机无法工作。

而存储器的可靠性直接与构成它的芯片有关。

目前所用的半导体存储器芯片的平均故障时间间隔（MTBF）大概为5*106~1*108小时。

2电路仿真与分析

对于ic5141模拟设计环境ADE来说，默认的仿真器是spectre，这里直接采用spectre对设计进行仿真和分析。

（1）启动模拟设计环境ADE（AnalogDesig