数字逻辑.docx
《数字逻辑.docx》由会员分享，可在线阅读，更多相关《数字逻辑.docx（15页珍藏版）》请在冰豆网上搜索。
数字逻辑
《数字电路与逻辑设计》综合练习题及解答
一、填空
1．将十进制数转换成等值的二进制数、十六进制数。
（51．625）10=（）2=（）16
2．（1997）10=（）余3BCD=（）8421BCD
3．（BF.5）16=（）2
4．一位二进制数只有2个数，四位二进制数有个数；为计64个数，需要位二进制数。
5．二进制数（1101.1011）2的等值八进制数是（）8。
6．二进制数（1101.101）2的等值十进制数是（）10。
7.欲对100个对象进行二进制编码，则至少需要（）位二进制数。
8.二进制数为000000~111111能代表（）个十进制整数。
9．为将信息码10110010配成奇校验码，其配奇位的逻辑值为；
为将信息码01101101配成偶校验码，其配偶位的逻辑值为。
10．格雷码的特点是。
11．n变量函数的每一个最小项有个相领项。
12．当
时，同一逻辑函数的两个最小项
＝（）。
13．
变量的逻辑函数，
为最小项，则有
＝（）。
14．逻辑函数
的反函数
＝（）。
15．逻辑函数
的对偶函数
是（）。
16．多变量同或运算时，＝0，则
＝0的个数必须为（）。
17．逻辑函数
的最小项表达式为
＝（）。
18.逻辑函数
的最简与或式为F＝
（）。
19．逻辑函数
（）。
20．巳知函数的对偶式
，则它的原函数F＝（）。
*****
21.正逻辑约定是（）、（）。
22．双极型三极管由截止状态过渡到饱和状态所需的过渡时间称为时间，它由
时间和时间两部分组成，可用等式描述。
23．双极型三极管由饱和状态过渡到截止状态所需的过渡时间称为时间，它由
时间和时间两部分组成，可用等式描述。
24．三极管反相器（或与非门）带灌电流负载时，负载电流的方向是从
，此时反相器（或与非门）输出电平。
25．三极管反相器（或与非门）带拉电流负载时，负载电流的方向是从
，此时反相器（或与非门）输出电平。
26．输入端的噪声容限说明
。
噪声容限越大说明该门的
。
27．TTL与非门的导通延迟时间用表示，是截止延迟时间。
平均传输延迟时间tpd=。
28．两个OC门的输出端（F1和F2）可以，后的输出F与F1、F2之间的逻辑关系是，并称这种连接的逻辑关系为逻辑。
29．三态门的输出有三种状态，分别为：
态，态和态。
30．CMOS门电路的两种基本单元电路是：
管和管串接的与
管和管并接的。
31．ECL电路的抗干扰能力（填高或低），其工作速度在各种集成电路中（填最高或最低）。
32．在TTL与CMOS、ECL电路连接问题上，为了保证电路能够正常工作，主要需解决的问题就是和问题。
*********************************
33．组合电路在逻辑功能上的特点是：
。
34．组合电路在电路结构上的特点是：
。
35．触发器的基本性质是。
36．同步触发器和主从边沿触发器的根本区别在于，
。
37．与非门组成的基本触发器具有记忆能力的根本原因是由于
。
38．JK触发器在任意状态下，为使次态为“0”，应使J，K＝。
39．T触发器是一种触发器，当T＝1时；T＝0时
。
40．主从触发器只在CP沿改变状态，而维持阻塞触发器只在CP沿改变状态。
同步触发器在CP＝时均可改变状态。
*******************************
41．时序电路按时钟脉冲的驱动情况可以分成和两大类。
42．计数器是一种能的时序电路。
43．n位同步二进制加计数器的构成方法是：
将n个无空翻的触发器分别接成触发器，使T＝，进位CO＝，计数脉冲CP直接接触发器的CP端。
44．移存器的串入—并出功能可以实现。
45．设移位脉冲（CP）频率为1MHz，某串行码经16级移存器串入—串出后，其延时时间为。
二、选择题：
1．等于（36.7）10的8421BCD编码是（）。
A.0110110.101B.0011110.1110C.00110110.0111D.110110.111
2．（6B.2）16等值二进制数是（）。
A.1101011.001B.01101010.01C.11101011.01D.01100111.01
3.若输入变量A，B全为1时，输出F=0，则其输出与输入的关系是（）。
A.异或B.同或C．与非D.或非
4.在何种情况下，“或非”运算的结果是逻辑“0”。
（）
A．全部输入为“0”B．全部输入为“1”
C.任一输入为“0”，其他输入为“1”D.任一输入为“1”
5.
它们的逻
辑关系是（）。
A.
B.
C.
D.
和
互为对偶式
6.数字信号和模拟信号的不同之处是（）
A.数字信号在大小上不连续，时间上连续，而模拟信号则相反。
B.数字信号在大小上连续，时间上不连续，而模拟信号则相反。
C.数字信号在大小和时间上均不连续，而模拟信号则相反。
D.数字信号在大小和时间上均连续，而模拟信号则相反。
7.已知F=
，选出下列（）可以肯定使F=0的情况：
A.A=0,BC=1B.B=1,C=1
B.C=1,D=0D.BC=1,D=1
8.一四输入端与非门，使其输出为0的输入变量取值组合有（）种。
A.15B.8
B.7D.1
9．已知二变量输入逻辑门的输入A、B和输出F的波形如图所示，判断是（）逻辑门的波形。
A.与非门B.异或门
C.同或门D.无法判断
10.一个16选1的数据选择器（十六路数据选择器），其地址输入（选择控制输入）端有
（）。
A．1个B.2个
C．4个D．8个
11．摩尔型时序电路的输出（）．
A．仅同当前外输入有关B.仅同电路内部状态有关
C.既与外输入也与内部状态有关D.与外输入和内部状态都无关
12.n个触发器构成的扭环计数器中，无效状态有（）个。
A．
B．
C．
D．
13．一位842lBCD码计数器至少需要（）个触发器。
A．3B．4
C．5D．10
14．时序逻辑电路中一定包含。
A.触发器B.组合逻辑电路
C.移位寄存器D.译码器
15．由集电极开路门构成的逻辑电路如图所示，则它所完成的逻辑功能是F＝（）。
A.A⊕BB.
C.
D.
三、分析设计题
1．用代数法化简函数F＝A＋
＋
为最简与或表达式
2．将函数式F＝AB＋BC＋AC化为最小项表达式
3．直接写出函数F＝A＋
的对偶式F'，并用反演规则写出其反演式
4．试写出下列卡诺图的最小项表达式，并用卡诺图法求其最简与或式
5．用卡诺图法化简为最简与或式
F＝
C＋AD＋
（B＋C）＋A
＋
6．用卡诺图法化简为最简与或式
F＝
7．化简逻辑函数
8．卡诺图法化简函数
为最简与或式。
四、分析题
1．CMOS线路图如图所示，写出F的逻辑式，说明它是何种门电路。
2．电路如图所示，试对应于A、B、C端的波形画出该电路的输出波形。
3．分析如下逻辑图，求出Y1、Y2的逻辑式，列出真值表，指出逻辑功能。
4.设A、B、C为逻辑变量，试回答：
（l）若已知A＋B=A＋C，则B=C，对吗？
（2）若已知AB=AC，则B=C，对吗？
（3）若已知
则B=C，对吗？
5.TTL门电路组成图（a）（c）所示的电路。
试写出函数F1，F2，F3的逻辑表达式。
五、分析设计题
1.试分析图中所示组合逻辑电路，B、C为控制输入端，A3A2A1A0为数据输入端。
说明该电路具有哪几种逻辑功能。
2．用与非门设计一个组合逻辑电路，完成如下功能：
只有当三个裁判（包括裁判长），或一个裁判长和另一个裁判认为杠铃已举起并符合标准时，按下按键，使灯亮（或铃响），表示此次举重成功，否则，就表示举重失败。
3．某组合逻辑电路如图所示，分析该电路实现的逻辑功能。
4．下图中片0－4均为译码器，指出当输入代码为A4A3A2A1A0=10101时，片0－3中的哪一片工作？
该片中的哪一条输出线有效？
5．分析用四选一数据选择器构成的电路，写出Y的最简与或式。
6．分析如下电路，写出逻辑式，列出真值表，指出逻辑功能。
AB
F
00
01
1
11
0
C
1
7．
用一个四选一数据选择器设计实现下述逻辑功能的组合电路。
8．用8选1数据选择器实现逻辑函数F=（2，4，5，7）。
9．试用下图所示的4选1数据选择器设计一组合电路。
从电路的输入端（A、B、C、D）输入余3BCD码，输出为F。
当输入十进制数码0、2、4、5、7的对应余3BCD码时，F=1；输入其它余3BCD码时，F=0。
（输入端允许用反变量）
10．用数据选择器组成的电路如图所示。
试写出该电路输出函数的逻辑表达式。
六．分析设计题
1．试画出如下逻辑电路的P端输出波形，要求对应CP输入时钟和A输入波形画出输出波形P。
已知维持阻塞D触发器的初始状态为“1”（忽略触发器的传输延迟时间）。
2．
由主从JK触发器组成的逻辑电路如下图所示，试对应CP波形画出Q的波形。
（设触发器的初始态为“0”，且画图时忽略触发器的延迟时间）。
3．逻辑电路及CP、A的电压波形如下图所示，试画出Q的波形。
（设触发器的初始态为“1”，且不考虑器件的传输延迟时间）。
4．设TTL主从JK触发器的初态为“0”,输入端的信号如图所示，画出输出端Q的波形。
5.已知维持阻塞D触发器组成的电路，输入端的信号如图所示。
（1）写出Q端的表达式。
（2）说明B端的作用。
（3）画出输出端Q的波形。
七．分析设计题
1．74LS161组成的时序逻辑电路如下图所示，请对应CP波形画出输出Q0Q1Q2Q3的波形。
2．
用74LS195连接成的电路如图所示，试分析该电路，列出状态表，指出其功能、F端的脉码序列及其循环周期。
3．用74LS195连接成的电路如下图所示，试分析该电路，列出状态表，画出完整状态图，并指出其逻辑功能。
4．
用74LS195中规模移存器设计一个4进制环形计数器。
（初态为0001）。
5．用74LS161设计一个进位预置型十三进制计数器。
6．试用74LS161中规模计数器设计一个进位预置型10进制计数器。
7．用74LS195中规模移存器设计一个8进制扭环形计数器。
（初态为0000）。
升级会员 