数字电子计时器设计与制作.docx
《数字电子计时器设计与制作.docx》由会员分享，可在线阅读，更多相关《数字电子计时器设计与制作.docx（25页珍藏版）》请在冰豆网上搜索。
数字电子计时器设计与制作
湖南工学院
《数字电子技术》课程设计说明书
课题名称：
数字电子计时器设计与制作
系部：
电气与信息工程系
专业：
电子信息工程技术
班级：
电信0801班
姓名：
胡桂彪
学号：
***********
****************
时间：
2010年6月
湖南工学院
课程设计任务书
课程：
数字电子技术
课题名称：
数字电子计时器设计与制作
系部：
电气与信息工程系
班级：
电信0801
**************
时间：
2010年6月
《数字电子技术》课程设计任务书
一、设计课题
数字电子计时器设计与制作
二、设计要求
1、该计时器能同时完成计时和显示的功能，采用中、小规模集成芯片实现。
2、能显示当前时间的时、分，其中时、分分别有两位显示。
3、当计数器运行到23时59分，个位计数器再接收1个脉冲信号后，计数器自动显示为00时00分，完成进制的计时要求。
4、安装自己设计的电路。
5、通电调试。
三、提高部分
具有校时功能。
四、设计资料
1、阎石.数字电子技术基础.北京：
高等教育出版社，1989
2、张乃国.电子测量.北京：
人民邮电出版社，1985
3、彭介华.电子技术课程设计指导.北京：
高等教育出版社，1997
4、华容茂.电工、电子技术实习与课程设计.北京：
电子工业出版社，2000
五、设计成果
1、课程设计说明书（5000字左右）。
2、产品
设计提示：
1、时基信号由多谐振荡器产生，经多级十进制分频后，得到脉冲信号。
2、计数器分别接成十进制、六十进制和二十四进制，对脉冲信号计数，再送入译码、显示电路。
3、校时电路有自动校时和手动校时两种，可任选其中一种，当采用自动方式时，可将分频后的时基信号作为校时信号，通过开关送入校时电路。
前言
21世纪，电子科技技术获得了飞速的发展，在其推动下，现代电子产品几乎参透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。
时间对人们来说总是那么的宝贵，工作的忙碌性和繁杂性容易使人忘记当前的一旦重要事情，一时的耽误可能酿成大祸。
钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。
诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。
因此，研究数字钟及扩大其应用，有着非常现实的意义。
本次课程设计多功能数字电子钟是用数字电子技术实现时、分、秒计时的装置，采用555振荡器，分频器、计数器、译码器、显示器、校时电路和功能扩展电路等组成。
由LED数码管来显示译码器所输出的信号，采用了大量74LS系列中小规模集成芯片，使用与非门组成的校时电路。
总体方案设计由主体电路和扩展电路两大部分组成。
其中主体电路完成数字钟的基本功能——计时。
本课题的设计达到的目的：
除了使没有真正进行过电子技术实验的学生，通过课程设计，能够加深对电路理论知识的理解和掌握，更主要的是学习和掌握科学实验研究方法。
学会运用理论和实验两种研究方法，解决实际问题能力。
通过本课题的设计，能培养我们掌握电子技术的科学实验规律，实验技术，测量技术等实验研究方法，使其具有独立实验研究的能力，以便在未来的工作中开拓创新。
本设计所涉及的知识：
方案分析及论证，产品功能的说明，原理说明，安装工艺，调试与测试，焊接技术，操作说明以及用到的EWB，Proteus，Protel，MicrosoftVisio等软件技术的新手段，新工具。
在此次课程设计的过程中得到了老师和同学们的大力支持和指导，在此表示衷心的感谢。
另外，由于时间仓促和本组成员能力有限，设计中难免出现缺点和不足之处，还敬请各位老师批评指正。
设计者
2010年6月26日
摘要
数字钟是一种用数字显示秒、分、时的计时装置，与传统的机械钟相比，它具有走时准确、显示直观、无机械传动装置等优点，因而得到了广泛的应用。
大家都知道小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。
数字钟适用于自动打铃、自动广播，也适用于节电、节水及自动控制多路电器设备。
多功能数字钟由以下几部分组成：
555定时器组成的多谐振荡器构成秒脉冲发生器；校正电路；音响电路；六十进制的秒、分计数器和十或二十进制的时计数器；秒、分、时的数码显示部分；报时电路等。
具体要求如下：
钟是一种用数字电路技术实现时、分、秒计时的装置，通过数字钟的制作进一步了解中小规模集成电路，提高自己的分析和解决现实中所遇到的问题的能力，为以后的学习或工作中打下一个良好的基础。
第1章课题分析
字钟实际上是一个对标准频率（1Hz）进行计数的计数电路。
由于计时的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路。
同时标准的1Hz时间信号必须做到准备稳定。
一个用来计时、分、秒的数字钟，主要由振荡器、分频器、计数器、译码器、显示器和校时电路六个部分组成。
要想构成数字钟，首先应选择一个脉冲源能自动地产生稳定的标准时间脉冲信号。
而脉冲源产生的脉冲信号的频率较高，因此，需要进行分频，使高频脉冲信号变成适合于计时的低频脉冲信号，即“秒脉冲信号”（频率为1HZ）。
经过分频器输出的秒脉冲信号到计数器中进行计数。
计时的规律是：
当计到60秒时，秒电路的十位十进制74LS90的Q3端为高电平，送到分电路的个位十进制74LS90的CKA端（低电平有效），作为分脉冲信号。
同理，我们易知分电路也是怎样给时电路提供时脉冲信号的。
各计数器的输出端输出不同的8421BCD码，经译码器、驱动器到数字显示器，从而把对应的“秒”、“分”、“时”以数字的形式显示出来。
我们为了实现报时功能，在主体电路上加有音响电路，整点报时电路，闹钟电路等电路。
第2章方案的选择与讨论
2.1时间脉冲产生电路
2.2.1方案一：
石英晶体振荡器
振荡器是数字钟的核心。
振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。
石英晶体振荡器框图如图2.2.1所示,它的作用是产生时间标准信号，从图中的各元器件值经过推算可知道它的精确度挺高的。
因此，一般采用石英晶体振荡器经过分频得到这一时间脉冲信号。
在我们本课程设计中没有选择它,我们现在搞课程设计目的主要还是多弄懂一原理知识,石英晶体振荡器够成的时间脉冲产生电路的原理简单。
图2.1.1石英晶体振荡器电路图
2.2.2方案二：
555与RC组成的多谐振荡器
由集成电路定时器555与RC组成的多荡器作为时间标准信号源，如图2.2.2。
555定时器的内部结构的够成能让我们学到关于多方面的知识,因为其内部主要电压比较器、电阻分压器、与非门组成的基本RS触发器、放电管、输出缓冲级等组成，并且考虑到系统尽量采用同类型的元器件，这里就选用了此方案。
这里选用由555构成的多谐振荡器，设振荡频率f0=1kHz，其电路参数如图2.2.2所示。
图2.2.2555多谐振荡器电路图
2.2分频器
振荡器产生的时标信号通常频率很高，为了得到1Hz的秒信号，需要对振荡器的输出信号进行分频。
分频器的级数和每级的分频次数要根据标准频率来定。
在我们的课题中首先让555定时器产生1ms的脉冲信号，然后依次经过用74LS90构成的3个十进制计数器，即可从最后的那个十进制计时器的Q3端得到周期为1s的脉冲信号。
2.3计时器
2.3.1方案一：
同步时序逻辑电路
采用同步时序逻辑电路，计时器组中的触发器采用相同的触发信号，按条件进行计数，这种方法的时钟信号单一，有利于校时控制，唯一的缺点是进位信号较复杂。
2.3.2方案二：
异步时序逻辑电路
采用异步时序逻辑电路，按时，分，秒电路各设计三个计数器实现计时功能。
秒计数器用1Hz脉冲信号驱动，分计数器用秒计数器的进位信号驱动，时计数器用分计数器的进位信号驱动。
这种方案的逻辑关系比较简单，容易模块化，虽有缺点，小时和分钟计数器的触发脉冲周期较长，不利于在校时时利用与非门对时钟信号进行切换，但这种方案便于手工制作。
故选用此方案。
2.4译码器显示电路
因本课题全部采用十进制集成块，因而计数器的译码显示均采用BCD七段译码器，显示器采用共阴的LED显示器。
2.5校时电路
实际的数字钟表电路由于秒脉冲信号的精确性不可能做到完全准确无误，加之电路中的其他原因，数字钟会产生走时误差的现象，因此，电路中就应该有校准时间功能的电路。
本设计校时电路是将各个位上的使能端引出接一个双刀开关，两个与非门的一端分别经过开关SW4和SW5接进位信号，另一端接+5V电压，并由开关SW3来控制。
校正某位上的时间时，可以将相应位的开关接到2端，就能实现校时功能。
实现校时电路的方法有很多，采用基本R-S触发器构成单脉冲发生器是其中的一种，电路如图2.5所示。
图2.5校时电路图
第3章数字钟系统主体流程框图
经过方案的选择与讨论，得到多功能数字电子钟系统的整体框图如图3所示，主体电路完成数字钟的基本功能，我们在设计的过程中还扩展了其他功能,如整点报时电路和闹钟电路等.
该系统的工作原理是：
振荡器产生的稳定的高频脉冲信号，作为数字钟的时间基准，再经分频器输出标准的秒脉冲，计数器的输出经译码器送显示器。
计数出现误差时可以用校时电路进行校时，校分，校秒。
扩展电路必须在主体电路正常运行的情况下才能进行功能扩展，采用与非门接到分计数器和秒计数器相应的输出端，使计数器运行到差十秒整点时，利用分频器输出的500Hz和1000Hz。
图3数字钟系统主体流程框图
第4章主体单元电路的设计
主体电路是由功能部件或单元电路组成的，在设计这些电路或选择功能部件时，尽量选用同类型的器件，如所有功能部件都采用TTL集成电路或都采用COMS集成电路。
整个系统所用器件类型应尽可能少。
下面介绍各功能部件和单元电路的设计。
4.1振荡器的设计
振荡器是数字钟的核心。
振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，这里精确度要求不高，采用由集成电路定时器555与RC组成的多谐振荡器。
555定时器的引脚功能图和功能表分别如图4.1和表4.1所示，这里选用555定时器构成多谐振荡器，设震荡频率f0=1kHz，电路及参数如图4.1.1所示。
图4.1555触发器的引脚图
表4.1555定时器的引脚功能表
图4.1.1555多谐振荡器电路图
多谐振荡器的振荡频率为：
代入图中给出参数计算得RV=2.5K欧姆。
4.2分频器的设计
分频器的功能主要有两个：
一是产生标准秒脉冲信号；二是提供功能扩展电路所需要的信号，如仿电台报时用的1KHz的高音频信号和500Hz低音频信号等。
选用3片中规模集成电路异步二、五进制计数器74LS90可以完成上述功能。
因为每片1/10分频，3片级联可以获得所需要的频率信号，即第一片的Q3端输出频率为100Hz，第2片的Q3端输出频率为10Hz，第3片的Q3输出频率为1Hz，如图4.2所示。
图4.2三级十分频电路图
4.3时分秒计数器的设计
4.3.1分秒计数器——六十进制的设计
分和秒计数器都是模M=60计数器，其计数规律为00-01-……58-59-00……选用一片74LS90作十位计数器，而再用一片74LS90作个位计数器，再将它们级联组成模数M=60的计数器。
分和秒电路很相似，只是它们的时钟脉冲不同而已。
74LS90内部电路由4级触发器与几个门电路所组成，有两个时钟输入端/CKA和/CKB。
其中，/CKA和Q0组成一位十进制计数器；/CKB和Q3Q2Q1组成五进制计数器；若将Q0与/CKB相连接，时钟脉冲从/CKA输入，则构成8421BCD码十进制计数器，计数时序如表4.3.1所示，若将Q3与/CKA相连，计数脉冲从/CKB输入，则Q3Q2Q1Q0的输出构成二－五混合十进制计数器，计数时序如表4.3.2所示，这时Q0的输出为一对称的十分频方波。
74LS90有两个清零端
和
两个置9端
和
其功能如表4.3.3所示。
CKA
Q3
Q2
Q1
Q0
0
0
0
0
0
1
0
0
0
1
2
0
0
1
0
3
0
0
1
1
4
0
1
0
0
5
0
1
0
1
6
0
1
1
0
7
0
1
1
1
8
1
0
0
0
9
1
0
0
1
表4.3.1BCD码十进制计数时序表表4.3.2二-五混合十进制计数时序表
CKB
Q0
Q3
Q2
Q1
0
0
0
0
0
1
0
0
0
1
2
0
0
1
0
3
0
0
1
1
4
0
1
0
0
5
0
1
0
1
6
0
1
1
0
7
0
1
1
1
8
1
0
0
0
9
1
0
0
1
表4.3.374LS90的置0和置9功能表
Q3
Q2
Q1
Q0
1
1
0
0
0
0
0
0
1
1
X
0
0
0
0
0
X
X
1
1
1
0
0
1
X
0
X
0
计数
0
X
0
X
0
X
X
0
我们经过仔细的分析和探讨,再经过计算得到了分电路和秒电路怎样用74LS90来够成的,秒电路的秒脉冲信号来自三级分频器所得的信号,而分电路则来自秒电路，当秒电路计数到59秒时，秒电路的十位为0101，而个位为1001，这样就把四个高电平相与作为分电路的进位信号。
我们设计的分秒电路如图4.3.4所示。
图4.3.4六十进制分、秒电路图
4.3.2时计数器
用两片74LS90实现二十四进制计数器，首先把两片74LS90都接成十进制，并且两片之间连接成具有十的进位关系，即接成一百进制计数器，然后在计到24时，十位和个位同时清零。
计到24时，十位的Q1=1，个位的Q2=1，应分别把这两个信号连接到双方芯片的
和
清零端。
计时电路的个位时钟信号来自秒、分电路产生59分59秒两个信号相与的结果，如图4.3.5所示。
图4.3.5 二十四进制计时电路图
计分和计时电路可以先单独用秒脉冲调试，以节省时间。
联调时，可把秒脉冲的频率加大。
时电路和分秒电路联接起来就是一个简单的无校时和报时的数字钟电路，如图4.3.6所示。
图4.3.6 具有时、分、秒的数字电子计时器电路图
4.4校时电路的设计
校时电路主要完成校分和校时，它包含了去抖动电路。
选择校分时，拨动一次开关，分自动力加一；选择校时时，拨动一次开关，小时自动加一。
校时校分应准确无误，能实现理想的时间校对。
校时校分应切断秒、分、时计数电路之间的进位连线。
如图4.3.7所示，虚框内是校时电路，由去抖电路和选择电路组成。
表4.4是校时开关的功能。
表4.4校时开关功能表
SW4
SW5
功能
1
1
计算
1
0
校时
0
1
校分
图4.3.7校时电路图
4.5 整点报时电路
所谓整点报时，只报时不报分。
为了简化电路，每当计到59分50秒时开始报时，响一秒停一秒，正好响五次。
前四次为低音，最后一次为高音。
4.5.1 报时开始信号
计到59分50秒时，分和秒计数器的状态如下：
分十位：
Q3Q2Q1Q0=0101 分个位：
Q3Q2Q1Q0=0101
秒十位：
Q3Q2Q1Q0=0101
其中，计到59分的信号已有，只需把它和计秒电路的十位中的Q2Q0相与作为开始报时的一个条件即可。
整点报时电路图见图4.5.1所示。
图4.5.1 整点报时电路图
4.5.2 报时锁存信号
用秒个位的计数器输出进行四高一低的报时锁存信号。
现在来分析一下50～90秒之间秒个位的状态。
秒个位：
CP/S Q3 Q2 Q1 Q0功 能
50 0 0 0 0
51 0 0 0 1 鸣低音
52 0 0 1 0 停
53 0 0 1 1 鸣低音
54 0 1 0 0 停
秒个位：
55 0 1 0 1 鸣低音
56 0 1 1 0 停
57 0 1 1 1 鸣低音
58 1 0 0 0 停
59 1 0 0 1 鸣低音
00 0 0 0 0 停
通过这此状态的观察发现，秒个位的
和
逻辑与后，正好在秒个位到1、3、7时产生高电平，0、2、4、6时产生低电平，可作低四声报时的锁存信号；秒个位的Q3和Q0逻辑与后，正好在秒个位为9时产生高电平，可作高音的报时锁存信号，这样就产生了两个报时锁存信号。
把上述分析得到的报时开始信号分别和两个报时锁存信号相与，产生两路报时锁存信号，如图4.5.1，上面一路为高音报时锁存，下面一路为低音报时锁存。
图中左面三个与非门实现的是与或逻辑。
上下两路报时锁存信号分别与1KHz和500Hz的音频信号（20Hz～20kHz）相与或来驱动数字喇叭，实现整点报时功能。
这时喇叭使用元件SOUNDER，它接收数字信号。
需要说明的是，调试时，可以把59分50秒这个报时开始信号直接用高电平取代，这样比较省时。
另外实际连接电路时，可用555定时器产生一个别1kHz的方波，再经D触发器二分频得到500Hz的方波信号。
计时电路的1Hz方波也可由555定时器产生，但由于标准电阻和电容值的选择会带来一些积累误差，也可选用其他精确的振荡电路来实现。
4.6译码显示电路
LED显示管可接受4输入8421BCD编码，因其内部有译码器，所以尤为方便。
可采用74LS47，74LS48，CD4511等集成电路将BCD码译成段码发送给8段发光二极管数码管，当然要选择相匹配的共阴极或共阳极译码驱动器。
本设计我们选用74LS47芯片，它是输出低电平有效的七段字形译码器。
译码驱动显示单元电路如图
图4.674LS47与数码管连接框图
工作原理：
译码器74LS47通过四个输入端A,B,C,D输入0—15个不同的二进制将其翻译成不同的高低电平组合，从而在数码管上显示出相应的16个不相同的数字符号。
本设计最多只需0000—1001九个不同的二进制码元，所以数码管只显示0—9九个数字。
第5章主体电路的装调和误差分析
5.1主体电路的装调
1.由图3所示的数字钟系统组成框图，按照信号的流向分级安装，逐级级联，这里的每一级是指组成数字钟的各功能电路。
2.级联时如果出现时序配合不同步，或尖峰脉冲干扰，引起逻辑混乱，可以增加多级逻辑门来延时，如果显示字符变化很快，模糊不清，可能是由于电源电流的跳变引起的，可在集成电路器件的电源端Vcc加去耦滤波电容，通常用几十微法的大电容0.01μF的小电容相并联。
3.画数字钟的主体逻辑电路图。
经过联调并纠正设计方案中的错误和不足之处后，再测试电路的逻辑功能是否满足设计要求，最后画出满足设计要求的总体逻辑电路图，如果因器材有限，其中秒计数器的个位，因而可以省去1片译码器和1片数码显示器。
第6章仿真测试和误差分析
6.1仿真测试
1.启用proteus，对于我们所需要测试的参数主要是振荡电路输出脉冲周期及脉冲稳定性。
2.从元器件库中调出各种系列的芯片，电容，电感，电阻以及示波器等我们所需要的各种元器件，元器件调出后，认真连接各元件，对元器件的位置进行调整以求电路原理图美观简易，并保存图，使布局比较合理。
3.点击proteus的测试按钮，对电路系统进行测试，观察LED显示时间的变化。
6.2误差分析
综合分析可以知道在测试电路的过程中可能带来的主要误差因素有：
元件本身存在误差；焊接时，焊接点存在微小电阻；万用表本身的准确度而造成的系统误差；读数有误差；电源输出电压的不稳定等。
第7章PCB制作与调试
7.1PCB制作
考虑本设计系统的电路有些复杂，元器件较多，稳定性要求要好，故用万能板制作硬件电路。
我们在本课程设计中用的是Proteus软件进行制作，下面介绍制作过程。
1.按照仿真好的电路图用Proteus绘出原理图，认真检查连接线路，务必确保线路连接准确（总电路原理图见附录一）。
2.元件封装。
芯片及常用电阻电容元件均可直接从封装库找到，对于其他一些元件如开关，按钮等，需测量实物自己作出封装。
3.网络表。
查看网络表中是否有错误，如有应根据错误提示一一解决，这点很重要。
4.布局布线。
在PCB文件中首先确定好电路板的大小，然后导入网络表，接着根据原理图及实物美观进行元器件合理布局。
由于电路较复杂，可先用自动布线将线路布通，然后进行大量的手工布线修改。
考虑手工制版有所偏差，线宽及焊盘应相对于大一点。
5.制板。
采用专用纸打印PCB图，将PCB图转印到铜板上，若转印后有少许错误，可用油性笔添加。
接着钻孔，腐蚀铜板。
6.元器件焊接。
根据元件布局图焊接元件，首先焊接过孔，然后焊接插座，再焊接无插座元件。
焊接无插座元件时应快而稳，以免过热烧坏元件。
7.2电路调试
根据实验原理，对PCB板进行调试。
查芯片前用万用表电阻档检查线路是否连通，如不通则看是不是过孔没有导通，有些焊点存在虚焊，仔细查证修改。
然后通电，用万用表电压档查看各电源端是否供电，确保芯片能工作。
检查修正后，断电插好芯片，通电看电路是否正常工作。
通电后我们发现秒十位不停闪烁，一检查电路发现有两根线路短接，于是将电路改过来，通电后就正常正常显示了。
第8章设计总结与体会
8.1设计总结
设计电路的系统部分功能描述:
1.该系统的输出：
6个LED单独数码管每两个分别显示出“小时”、“分钟”、“秒钟”。
2.该系统的输入：
2个按键分别进行校时校分以及2个开关分别进行开启和禁止闹时。
3.校时：
按下左键SW4时进行小时校准，按下右键SW5进行分钟校时。
见图4.3.7。
4.闹时：
打开开关SW1为整点报时电路，而打开开关SW2为闹钟电路，断开开关禁止闹时。
设计过程中遇到的问题及解决方法：
1.在检查万能板状况的过程中，出现本该相通的地方却未通的状况，后经检验发现由于万用表表尖未与万能板内部垂直接触所致。
2.在检测74LS47驱动电路的过程中发现数码管不能正常显示，经检验发现主要是由于接触不良的问题，其中包括线的接触不良和芯片的接触不良，在实验过程中，数码管有几段二极管时隐时现，有时会消失。
用5V电
升级会员 