正交信号发生器的设计.docx
《正交信号发生器的设计.docx》由会员分享,可在线阅读,更多相关《正交信号发生器的设计.docx(6页珍藏版)》请在冰豆网上搜索。
正交信号发生器的设计
正交信号发生器的设计
熊国海;郑东;周亦山
【摘要】介绍了基于FPGA的DSP开发技术,提出了一种设计正交信号发生器的方案.利用DSPBuilder建立其数学模型,实现了模块化设计,使设计变得直观.在Simulink中进行仿真验证.通过SignalCompiler将模型转化成硬件描述语言,经过QuaausⅡ仿真正确后,下载到FPGA里.输出的正交信号能够灵活的凋频、调相、调幅,实现了全数字化设计.该方案简化了硬件设计的难度,对各个模块的参数进行简单设置就能完成复杂的电子系统设计.
【期刊名称】《电气自动化》
【年(卷),期】2009(031)002
【总页数】2页(P73-74)
【关键词】DSPBuilder;Simulink;QuartusⅡ;DDS;正交信号发生器
【作者】熊国海;郑东;周亦山
【作者单位】三峡大学智能视觉与图像信息研究所,湖北宜昌,443002;三峡大学电气信息学院,湖北,宜昌,443002;三峡大学电气信息学院,湖北,宜昌,443002;三峡大学电气信息学院,湖北,宜昌,443002
【正文语种】中文
【中图分类】工业技术
应用电路设计AppliedCircuitDesign正交信号发生器的设计《电气自动化》2009年第31卷第2期DesignoftheQuadratureSignalGenerator三峡大学智能视觉与图像信息研究所(湖北宜昌443002)熊国海(ChinaThreeCorgesUniversity,YichangHubei443002.China)XiongGuohai三峡大学电气信息学院(湖北宜昌443002)熊国海郑东周亦山(ChinaThreeCorgesUniversity,YichangHubei443002,China)XiongCuohaiZhengDongZhouYishan摘要:
介绍了基于FPGA的DSP开发技术,提出了一种设计正交信号发生器的方案。
利用DSPBuilder建立其数学模型,实现了模块化设计,使设计变得直观。
在Simulink中进行仿真验证,通过SignalCompiler将模型转化成硬件描述语言,经过QuartusⅡ仿真正确后,下载到FPCA里。
输出的正交信号能够灵活的调频、调相、调幅,实现了全数字化设计。
该方案简化了硬件设计的难度,对各个模块的参数进行简单设置就能完成复杂的电子系统设计。
关键词:
DSPBuilderSimulinkQuartusIIDDS正交信号发生器Abstract:
TheDSPdevelopmenttechnologyisintroducedbasedonFPGA,andaplanfordesigningquadraturesignalgeneratorisproposed.ThemathematicalmodelisbuiltwithDSPBuilder,themoduledesignisrealized,sothatthedesignbecomeintuition.ThemodelisverifiedbysimulationinSimulink,itistransformedintohardwaredescriptionlanguagethroughsignalCompiler,whichisdownloadedtoFPGAafterQuartusIIsimulationiscorrect.Theoutputquadraturesignalcanrealizeflexiblefrequencychange,phasechangeandamplitudechangeandrealizesfulldigitaldesign.Hardwaredesign7sdifficultyissimplifiedusingthisplan,thecomplexelectronicsystemdesigncanbecompletedaftereachmodule'sparameterissetupsimply.Keywords:
DSPbuildersimulinkquartusIIDDSquadraturesignalgenerator[中图分类号]TH89[文献标识码]B[文章编号l1000-3886(2009)02-0073-021引言在信号检测和信号处理中经常需要正交信号。
由于正交方波信号较易得到,所以工程人员进行相关检测时所采用的正交信号源通常为方波信号。
但通过对方波信号作傅立叶分析可知,这种信号含有丰富的谐波分量,严重影响相关检测中的接收精度及检测灵敏度。
采用可控的正、余弦波作正交信号,就可以有效地避免谐波问题。
本文采用Matlab/DSPBuilder建立模型来实现正交信号发生器,使用自顶向下的设计方法,设计简单,能够提高设计效率。
2正交信号发生器工作原理正交信号发生器可输出两个相位差为90。
的正弦信号,即一个是正弦信号,另一个是余弦信号。
有了正交信号,就可以进行正交调制和正交解调。
在用模拟压控振荡器vc0时,输出一组完全正交的信号很困难,而利用DDS技术,只要在基本DDS结构中增加一个ROM查找表,在两个ROM中分别放置一对正交信号即可,例如,一个放置Sin表,另一个放置Cos表。
3DDS设计DDS用来产生频率、相位和幅度可变的正弦波。
DDS的工作原理是利用正弦信号的相位与时间呈线性关系的特性…,采用相位累加方法作为地址,读出相应ROM中的值,得到正弦信号的瞬时幅值,实现频率合成。
DDS包括频率控制字、相位控制字、同步寄存器、相位累加器、波形存储器、数模转换器、低通滤波器,见图l所示。
在系统时钟的控制下,相位累加器对频率控制字K进行累图lDDS原理图加,得到相位码,相位码寻址ROM得到幅值码,经过数模转换后得到相应的阶梯波,再经过低通滤波得到连续平滑的、由频率控制字K决定的模拟输出波形,输出频率为工。
,。
鼻m=K'f。
/2N设K=l时,DDS最小分辨率是矗,。
=f,/2“式中/v是相位寄存器字长,输出频率是由K和Ⅳ决定的旧1。
DDS可以用来产生多种波形,只要改变ROM中的数据,预先设置成正弦波、余弦波等,根据查表就可以实现不同的波形。
利用DSPBuilder设计DDS,然后转换成VHDL。
DDS的分辨率在相位累加器的位数Ⅳ足够大时,理论上可以获得相应的分辨精度。
DDS是一个全数字结构的开环系统,无反馈环节,速度非常快。
DDS的相位误差主要依赖于时钟的相位特性,相位误差小,相位是连续变化的,形成的信号具有良好的频谱,这是传统的直接频率合成方法无ElectricaIAutomationI73应用电路设计AppliedCircuitDesignoftheQuadratureSignalGenerator(ChinaThreeCorgesUniversity,YichangHubei443002.China)XiongGuohai(ChinaThreeCorgesUniversity,YichangHubei443002,China)XiongCuohaiZhengDongZhouYishan要:
介绍了基于FPGA的DSP开发技术,提出了一种设计正交信号发生器的方案。
利用DSPBuilder建立其数学模型,实现了模块化设计,使设计变得直观。
在Simulink中进行仿真验证,通过SignalCompiler将模型转化成硬件描述语言,经过QuartusⅡ仿真正确后,下载到FPCA里。
输出的正交信号能够灵活的调频、调相、调幅,实现了全数字化设计。
该方案简化了硬件设计的难度,对各个模块的参数进行简单设置就能完成复杂的电子系统设计。
关键词:
DSPBuilder正交信号发生器Abstract:
TheDSPdevelopmenttechnologyisintroducedbasedonFPGA,andaplanfordesigningquadraturesignalgeneratorisproposed.ThemathematicalmodelisbuiltwithDSPBuilder,themoduledesignisrealized,thatthedesignbecomeintuition.ThemodelisverifiedbysimulationinSimulink,itistransformedintohardwaredescriptionlanguagethroughsignalCompiler,whichisdownloadedtoFPGAafterQuartusIIsimulationiscorrect.outputquadraturesignalcanrealizeflexiblefrequencychange,phasechangeandamplitudeandrealizesfulldigitaldesign.Hardwaredesign7sdifficultyissimplifiedusingthisplan,thecomplexelectronicsystemdesignbecompletedaftereachmodule'sparameterissetupsimply.buildersimulinkquartusIIquadraturesignalgenerator1引言在信号检测和信号处理中经常需要正交信号。
由于正交方波信号较易得到,所以工程人员进行相关检测时所采用的正交信号源通常为方波信号。
但通过对方波信号作傅立叶分析可知,这种信号含有丰富的谐波分量,严重影响相关检测中的接收精度及检测灵敏度。
采用可控的正、余弦波作正交信号,就可以有效地避免谐波问题。
本文采用Matlab/DSPBuilder建立模型来实现正交信号发生器,使用自顶向下的设计方法,设计简单,能够提高设计效率。
2正交信号发生器工作原理正交信号发生器可输出两个相位差为90。
的正弦信号,即一个是正弦信号,另一个是余弦信号。
有了正交信号,就可以进行正交调制和正交解调。
在用模拟压控振荡器vc0时,输出一组完全正交的信号很困难,而利用DDS技术,只要在基本DDS结构中增加一个ROM3设计用来产生频率、相位和幅度可变的正弦波。
DDS的工作原,采用相位累加方法作为地址,读出相应ROM中的值,得到正弦信号的瞬时幅值,实现频率合成。
DDS包括频率控制字、相位控制字、同步寄存器、相位累加器、波形存储器、数模转换器、低通滤波器,见图l所示。
在系统时钟的控制下,相位累加器对频率控制字K进行累图l原理图加,得到相位码,相位码寻址ROM得到幅值码,经过数模转换后得到相应的阶梯波,再经过低通滤波得到连续平滑的、由频率控制字鼻m=K'f。
/2N设K=l时,DDS最小分辨率是矗,。
=f,/2“式中/v是相位寄存器字长,输出频率是由K和Ⅳ决定的旧1可以用来产生多种波形,只要改变ROM中的数据,预先设置成正弦波、余弦波等,根据查表就可以实现不同的波形。
利用DSPBuilder设计DDS,然后转换成VHDL。
DDS的分辨率在相位累加器的位数Ⅳ足够大时,理论上可以获得相应的分辨精度。
DDS是一个全数字结构的开环系统,无反馈环节,速度非常快。
DDS的相位误差主要依赖于时钟的相位特性,相位误差小,相位是连续变化的,形成的信号具有良好的频谱,这是传统的直接频率合成方法无I73电气自动化》2009年第31卷第2期应用电路设计一AppliedCircuitDesign法实现的。
相位字输入的数据宽度M往往小于相位寄存器字长‘~,实际的DDS结构中7、t很大,肘太大会导致ROM容量的成倍上升,而输出精度受D/A位数的限制未有很大改善,所以我们取Ⅳ的高肘位寻址ROM,这样也出现了截断误差。
4DSPBu.lder设计与仿真DSPBuilder是Altera公司推出的数字信号处理的开发工具。
Builder可完成图形化的系统建模、设计、仿真和把设计文件下载到FPGA开发板上。
DSPBuilder是一个系统级设计工具,它构建在多个软件工具之上,并把系统级和RTL(RegisterTransferLev-el)级的设计工具连接起来,发挥两种工具的优势。
DSPBuilder依sin(【O:
2*pi/(2“10):
2*pi】),余弦查找表的计算公式是511★cos(【0:
2★pi/(2^10):
2★pi】)。
在编译过程中,分别产生1024个数据,存放到扩展名为.mif的文件中。
输入的数据是有符号数,但D/A器件的输入数据都是无符号数,所以正交信号发生器的输出应该为无符号数。
采用的方法是将波形向上平移512,原理是将乘法器输出的18位数据取高10位,再将10位有符号数的最高位取反并以无符号数输出I3】这里频率控制字给定一个具体值,相位控制字设定为零,幅度控制字设定为250。
可以根据需要改变频率控制字、相位控制字、幅度控制字的值,得到不同的波形。
在Simulink中进行仿真,参数是Starttime为0,Stoptime设置┏━━━━━━━━━━━━━━━━━━━━━━━━━━━┓┃I伽№D嚣墨蕊《2臻蜀蕊|回-*r:
rnr1┃┃景彝频率字输1~F【乱J叶.|掉____1.汛线合并樽块1b挑△&镕mo.jl僦≯蟊_J…q嗍块岖潦梨雹铡陶┃┣━━━━━━━━━━━━━━━━━━━━━━━━━━━┫┃S~gn■Comp~er加法器1┃┣━━━━━━━━━━━━━━━━━━━━━━━━━━━┫┃┃┣━━━━━━━━━━━━━━━━━━━━━━━━━━━┫┃1盟}卅而口]R模块1反相器ll____┃┃┃┃广一0肾^剑&纛谳并模块。
德黔]。
∞M^$fTⅨ”总线类型转:
斋赫幅度字输入1L—.f司—谓总线类型转—i基羹量冀翼器5总线合并模块4输出端口2紊6幅度字输入2┃┗━━━━━━━━━━━━━━━━━━━━━━━━━━━┛图2正交信号发生器的模型图3正交信号发生器在Simulink中仿真波形赖数学分析工具Matlab,Matlab/Simulink,以SimulinkBlockset形式出现,可在Simulink中进行图形化设计和仿真,同时还可以通过SignaIComplier把MaLlab/Simulink的设计文件转换成相应的硬件描述语言及控制综合与编辑的tcl脚本,对后者的处理可由FPGA开发工具Quartusll来完成。
要利用Matlab/Sinulink完成正交信号发生器的建模,首先在Matlab的命令窗口中键入“Simulink”进入Simulink环境并找到AlteraDSPBuildr工具箱,在工具箱中找到相应的元件库和元件,根据正交信号发生器工作原理并做出如图2所示的正交信号发生器模型。
其中正弦查找表的计算公式是511★为5,Type为Fixed-step,Fixedstepsize为le-3。
打开示波器模块SCOPE观察其波形,改变频率字、相位字、幅度字,波形也随之改变。
仿真波形见图3所示。
在Simulink中进行的仿真是算法级的,是属于系统验证性质的仿真,并没有对硬件描述语言代码进行仿真,而生成的硬件描述语言代码是R'rL级的,是针对具体的硬件结构,两者之间可能存在着差异。
这就有必要对RTL级的硬件描述语言进行仿真。
5FPGA中硬件实现图形化的模型验证无误后,运行SignalCompiler将模型转化成VHDL语言。
双击SignalCompiler模块,对以上设计的模型文件进行分析;分析通过后,选定芯片类型和时钟周期,便可将模型文件转化成通用的硬件描述语言文件j得到基于RTL级的硬件描述文件后,若采用自动流程,DSPBuilder会自动调用QuanusⅡ等EDA设计软件,完成综合、适配、时序分析,最后得到可供下载的sof文件,这样就几乎可以忽略硬件的具体实现过程;若采用手动流程,则需手动的调用硬件描述语言综合器进行综合,调用QuartusⅡ进行适配,调用QuartusⅡ进行仿真,这样,设计者可以灵活的指定综合、适配条件。
经过QuartusⅡ仿真,结果正确后,完成编译、综合,下载到FPCA中.,实际电路的工作的情况与仿真的结果是一致的,达到了设计要求。
6结论利用DSPBuilder设计正交信号发生器,简化了硬件设计的难度,不需要使用硬件描述语言编程,只需在Matlab下建立系统模型,然后对各个模块的参数进行简单设置就能完成复杂的电子系统设计。
所设计的正交信号发生器可以灵活的调频、调相、调幅,具有较高的频率分辨率和转换速度,实现了全数字化设计,具有极高的性价比、参考文献【l】赵欣,李季,张毅等,基于FPCA的相位式激光测距系统中信号源的研制【J】,量子电子学报,2006,(5):
701~706【2】李小波:
孙志勇;刘寄生,基于CPLD和单片机的低频信号源设汁【J】,仪表技术与传感器,2005,(11):
46~48『3】潘松,黄继业,曾毓.SOPC技术实用敦程【M].北京:
清华大学出版社,2005:
172~190应用电路设计一AppliedCircuitDesign‘~实际的DDS结构中7、t很大,肘太大会导致ROM容量的成倍Ⅳ的高肘位寻址ROM4Bu.lder设计与仿真开发板上。
DSPBuilder是一个系统级设计工具,它构建在多个软件工具之上,并把系统级和RTL(RegisterTransferLev-级的设计工具连接起来,发挥两种工具的优势。
DSPBuilder依sin(【O:
2*pi/(210):
2*pi】),余弦查找表的计算公式是511★cos(:
2★pi/(2^10):
2★pi】)。
在编译过程中,分别产生1024个数据存放到扩展名为.mif的文件中。
输入的数据是有符号数,但器件的输入数据都是无符号数,所以正交信号发生器的输出应该为无符号数。
采用的方法是将波形向上平移512,原理是将乘法器输出的18位数据取高10位,再将10位有符号数的最高位取反并以无符号数输出I3】在Simulink中进行仿真,参数是Starttime为0,Stoptime设置┏━┓┃I伽№D嚣墨蕊《2臻蜀蕊|景彝频率字输1~F乱J叶.|掉____1.汛线合并樽块1b挑△&镕mo.j僦≯蟊_J…q┣┫1盟}卅而口]模块1反相器ll____∞M^$fTⅨ”斋赫幅度字输入1L—.f司—i基羹量冀翼器5总线合并模块4输出端口2紊6幅度字输入2┗┛2正交信号发生器的模型3正交信号发生器在Simulink中仿真波形赖数学分析工具Matlab,Matlab/Simulink,以SimulinkBlockset形式出现,可在Simulink中进行图形化设计和仿真,同时还可以通过SignaIComplier把MaLlab/Simulink的设计文件转换成相应的硬件描述语言及控制综合与编辑的tcl脚本,对后者的处理可由FPGA开发工具Quartusll来完成。
要利用Matlab/Sinulink完成正交信号发生器的建模,首先在Matlab的命令窗口中键入”进入Simulink环境并找到AlteraDSPBuildr工具箱,在工具箱中找到相应的元件库和元件,根据正交信号发生器工作原理并做出如图2所示的正交信号发生器模型。
其中正弦查找表的计算公式是511★为TypeFixed-step,Fixedstepsizele-3。
打开示波器模块SCOPE观察其波形,改变频率字、相位字、幅度字,波形也随之改变。
仿真波形见图3所示。
在Simulink中进行的仿真是算法级的,是属于系统验证性质的仿真,并没有对硬件描述语言代码进行仿真,而生成的硬件描述语言代码是R'rL级的,是针对具体的硬件结构,两者之间可能存在着差异。
这就有必要对RTL级的硬件描述语言进行仿真。
5对以上设计的模型文件进行分析;分析通过后,选定芯片类型和时钟周期,便可将模型文件转化成通用的硬件描述语言文件j得到基于RTL级的硬件描述文件后,若采用自动流程,DSPBuilder会自动调用QuanusⅡ等EDA设计软件,完成综合、适配、时序分析,最后得到可供下载的sof文件,这样就几乎可以忽略硬件的具体实现过程;若采用手动流程,则需手动的调用硬件描述语言综合器进行综合,调用QuartusⅡ进行适配,调用QuartusⅡ进行仿真,这样,设计者可以灵活的指定综合、适配条件。
经过QuartusⅡ仿真,结果正确后,完成编译、综合,下载到FPCA中.,实际电路的工作的情况与仿真的结果是一致的,达到了设计要求。
6结论利用DSPBuilder设计正交信号发生器,简化了硬件设计的难度不需要使用硬件描述语言编程,只需在Matlab下建立系统模型然后对各个模块的参数进行简单设置就能完成复杂的电子系统设计。
所设计的正交信号发生器可以灵活的调频、调相、调幅,具有较高的频率分辨率和转换速度,实现了全数字化设计,具有极高的性价比、参考文献】赵欣,李季,张毅等,基于FPCA的相位式激光测距系统中信号源的研制【J量子电子学报,200