多功能数字钟的设计.docx

资源描述

多功能数字钟的设计.docx

《多功能数字钟的设计.docx》由会员分享，可在线阅读，更多相关《多功能数字钟的设计.docx（16页珍藏版）》请在冰豆网上搜索。

多功能数字钟的设计.docx

多功能数字钟的设计

佳木斯大学信息电子技术学院

2011级专业综合实训报告

题目：

多功能数字时钟

姓名：

于旺

班级：

电气工程及其自动化二班

学号：

指导教师：

刘云鹏

摘要

多功能数字钟采用数字电路实现对“时”、“分”、“秒”数字显示的计时装置。

具有时间显示、闹钟设置、报时功能、校正作用。

走时准确、显示直观、精度、稳定等优点。

电路装置十分小巧,安装使用也方便。

同时在日期中，它以其小巧，价格低廉，走时精度高，使用方便，功能多，便于集成化而受广大消费的喜爱。

数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。

从有利于学习的角度考虑，这里主要介绍以中小规模集成电路设计数字钟的方法。

经过了数字电路设计这门课程的系统学习，特别经过了关于组合逻辑电路与时序逻辑电路部分的学习，我们已经具备了设计小规模集成电路的能力，借由本次设计的机会，充分将所学的知识运用到实际中去。

本次课程设计要求设计一个数字钟，基本要求为数字钟的时间周期为24小时，数字钟显示时、分、秒，数字钟的时间基准一秒对应现实生活中的时钟的一秒。

供扩展的方面涉及到定时自动报警、按时自动打铃、定时广播、定时启闭路灯等。

因此，研究数字钟及扩大其应用，有着非常现实的意义。

关键字：

晶体振荡器，分频器，计数器，显示器和校时电路。

1.引言

20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。

数字钟已成为人们日常生活中：

必不可少的必需品，广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。

由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、集成电路有体积小、功耗小、功能多、携带方便等优点，，因此在许多电子设备中被广泛使用。

电子钟是人们日常生活中常用的计时工具，而数字式电子钟又有其体积小、重量轻、走时准确、结构简单、耗电量少等优点而在生活中被广泛应用，因此本次设计就用数字集成电路和一些简单的逻辑门电路来设计一个数字式电子钟，使其完成时间及星期的显示功能。

本次设计以数字电子为主，分别对1S时钟信号源、秒计时显示、分计时显示、小时计时显示、整点报时及校时电路进行设计，然后将它们组合，来完成时、分、秒的显示并且有整点报时和走时校准的功能。

并通过本次设计加深对数字电子技术的理解以及更熟练使用计数器、触发器和各种逻辑门电路的能力。

电路主要使用集成计数器、译码集成电路、LED数码管及各种门电路和基本的触发器等，电路使用5号电池共电，很适合在日常生活中使用。

由于本人能力有限，在设计中难免会出现错误与不足，希望老师给予批评并提出宝贵意见。

在高度发达信息化的21世纪，人们总是那么忙碌.时间对我们来说总是那么宝贵，在我们的日常工作、学习、生活中，时间概念愈加显得重要。

生活工作中班车要准点，上班要准时，开会要有时间限制；工业生产中，每一道工序都要有严格的时间限制，这样才能做到井井有条；严谨的科技研究中，时间更是重中之重。

能够准确的了解并且实时性的知道时间，是我们学习、工作、生活中不可或缺的。

机械式钟表虽然也可以告知人们时间，也可以定时，显示日历。

但是由于受到机械结构、动力和体积的限制，在功能、性能以及造价上都没办法与电子时钟相比。

电子钟是采用电子电路实现对时、分、秒进行数字显示的计时装置，广泛应用于个人家庭，室外广场，汽车站和火车站等公共场所，成为人们日常生活中不可少的必需品

1.引言6

2.设计要求及目的7

2.1设计要求7

2.2设计目的7

2.3设计指标7

2.3.1基本功能7

2.3.2扩展功能7

3主体电路的设计8

3.1数字钟的构成8

3.2数字钟电路系统的组成框图8

3.2.1振荡器的设计8

3.2.2分频器的设计9

时分秒计数器的设计11

校时电路的设计12

主体电路的装调13

4.功能扩展电路的设计15

4.1定时控制电路的设计15

4.2仿广播电台正点报时电路的设计15

4.3报整点时数电路的设计17

4.4触摸报整点时数电路的设计19

5电路仿真调试19

5.1实验过程中遇到的问题及解决方法19

5.1.1面包板和芯片的测试19

5.1.2时间计数电路的连接与测试19

5.1.3校正电路19

6总结20

6.1心得体会20

７．参考文献21

８.附录21

元器件列表21

2.设计要求及目的

2.1设计要求

本课题是设计一个多功能数字钟，以数字形式显示时，分，秒的时间，要求有手动校时分秒的基本功能，以及定时控制，仿广播电台正点报时，自动整点报时或触摸报整点时数的扩展功能。

2.2设计目的

数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。

数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。

2.3设计指标

2.3.1基本功能

1.准确计时，以数字形式显示时、分、秒的时间

2.小时的计时要求为“12翻1”，分和秒的计时要求为60进位

3.校正时间

2.3.2扩展功能

1.定时控制

2.仿广播电台正点报时

3.报整点时数

4.触摸报整点时数

3主体电路的设计

3.1数字钟的构成?

数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。

由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。

通常使用石英晶体振荡器电路构成数字钟。

3.2数字钟电路系统的组成框图

　　　　　　　　　　　　　　图1数字钟电路系统的组成方框图

主体电路是由功能部件或单元电路组成的。

在设计这些电路或选择部件时，尽量选用同类型的器件，如所有功能部件都采用TTL集成电路或都采用CMOS集成电路。

整个系统所用的器件种类应尽可能少。

下面介绍各功能部件与单元电路的设计。

3.2.1振荡器的设计

振荡器（英文：

oscillator）是用来产生重复电子讯号（通常是正弦波或方波）的电子元件。

其构成的电路叫振荡电路。

能将直流电转换为具有一定频率交流电信号输出的电子电路或装置。

种类很多，按振荡激励方式可分为自激振荡器、他激振荡器；按电路结构可分为阻容振荡器、电感电容振荡器、晶体振荡器、音叉振荡器等；按输出波形可分为正弦波、方波、锯齿波等振荡器。

广泛用于电子工业、医疗、科学研究等方面。

振荡器（英文：

oscillator）是一种能量转换装置——将直流电能转换为具有一定频率的交流电能。

其构成的电路叫振荡电路。

低频振荡器（low-frequencyoscillator，或称LFO）是指产生频率在0.1赫兹到10赫兹之间交流讯号的振荡器。

这个词通常用在音讯合成中，用来区别其他的音讯振荡器。

振荡器主要可以分成两种：

谐波振荡器（harmonicoscillator）与弛张振荡器（relaxationoscillator）。

能将直流电转换为具有一定频率交流电信号输出的电子电路或装置。

广泛用于电子工业、医疗、科学研究等方面。

主要适用于各大中院校、医疗、石油化工、卫生防疫、环境监测等科研部门作生物、生化、细胞、菌种等各种液态、固态化合物的振荡培养。

自激多谐振荡器也叫无稳态电路.两管的集电极各有一个电容分别接到另一管子的基极，起到交流耦合作用,形成正反馈电路，当接通电源的瞬间,某个管子先通，另一只管子截止,这时，导通管子的集电集有输出,集电极的电容将脉冲信号耦合到另一只管子的基极使另一只管子导通.这时原来导通的管子截止.这样两只管子轮流导通和截止，就产生了震荡电流。

由于器件不可能参数完全一致,因此在上电的瞬间两个三极管的状态就发生了变化，这个变化由于正反馈的作用越来越强烈,导致到达一个暂稳态.暂稳态期间另一个三极管经电容逐步充电后导通或者截止，状态发生翻转,到达另一个暂稳态.这样周而复始形成振荡。

振荡器是数字钟的核心。

石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率调整。

它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振动，有了机械振动，就会在相应的垂直面上产生电场，从而使机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限制时，才达到最后稳定，这种压电谐的频率即为晶体振荡器的固有频率如果精度要求不高，可采用集成电路555定时器与RC组成的多谐振荡器。

振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。

一般来说，振荡器的频率越高，计时精度越高

。

图2晶体振荡器电路

如果精度要求不高也可以采用由集成逻辑门与RC组成的时钟源振荡器或由集成电路定时器555与RC组成的多谐振荡器。

这里设振荡频率fo=1kHz，电路参数如图3所示：

图3555振荡器电路

3.2.2分频器的设计

提供功能扩展电路所需要的信号，如仿电台报时用的1kHz的高音频信号和500Hz的低音频信号等。

3.38421码制,5421码制

表用四位二进制码的十六种组合作为代码，取其中十种组合来表示0-9这十个数字符号。

通常，把用四位二进制数码来表示一位十进制数称为二-十进制编码，也叫做BCD码，见表1。

表18421码制和5421码制

图4分频器设计电路

3.3.1分频器的具体工作原理

从电路结构来看，分频器本质上是由电容器和电感线圈构成的LC滤波网络，高音通道是高通滤波器，它只让高频信号通过而阻止低频信号；低音通道正好相反，它只让低音通过而阻止高频信号；中音通道则是一个带通滤波器，除了一低一高两个分频点之间的频率可以通过，高频成份和低频成份

分频器原理

都将被阻止。

在实际的分频器中，有时为了平衡高、低音单元之间的灵敏度差异，还要加入衰减电阻；另外，有些分频器中还加入了由电阻、电容构成的阻抗补偿网络，其目的是使音箱的阻抗曲线心理平坦一些，以便于功放驱动。

位于功率放大器之后，设置在音箱内，通过LC滤波网络，将功率放大器输出的功率音频信号分为低音，中音和高音，分别送至各自扬声器。

连接简单，使用方便，但消耗功率，出现音频谷点，产生交叉失真，它的参数与扬声器阻抗有的直接关系，而扬声器的阻抗又是频率的函数，与标称值偏离较大，因此误差也较大，不利于调整。

将音频弱信号进行分频的设备，位于功率放大器前，分频后再用各自独立的功率放大器，把每一个音频频段信号给予放大，然后分别送到相应的扬声器单元。

因电流较小故可用较小功率的电子有源滤波器实现，调整较容易，减少功率损耗，及扬声器单元之间的干扰。

使得信号损失小，音质好。

但此方式每路要用独立的功率放大器，成本高，电路结构复杂，运用于专业扩声系统

二、分频器与功率的分配

构成音箱的高、低音单元,各自的标称功率是不一样的，而在实际节目信号的功率谱中，高频、低频信号的比例也是不一样的，因此将各种信号统计平均后，就得到了图1所示的模拟信号功率谱.将图1的功率谱进行计算，就得到了图2所示的功率分配曲线.在选择分频点时，一定要考虑功率的分配问题,使高音单元留有一定的余量。

图2表示20Hz~20kHz的总功率规一化为100%，把20Hz至某频率f所占功率为总功率的百分数，应用举例如下。

如分频点为2?

5kHz的二分频系统，由图2的横座标2?

5kHz到曲线相交，从纵座标读出百分数，则20Hz~2.5kHz的功率比例为87%，2?

5kHz~20kHz的功率比例为13%。

当总功率为100W时，则低音功率W低=100×87%=87W，高音功率W高=100×13%=13W。

使用上面的功率分配关系时，还请注意扬声器单元的功率标准。

一般产品标注是额定最大正弦功率（RMS），而有的制造厂为了商业目的，,标注峰值功率或称为音乐功率，但数值一般却是RMS功率的2~4倍。

三、分频方式的选择

分频方式虽然有6dB/oct型、18dB/oct型、3dB降落点交叉型及12dB/oct型、6dB降落点交叉型等数种，但综合考虑它们的优缺点，建议使用12dB/oct型。

四、分频网络

设计分频网络时，如把负载单元加入RC阻抗补偿电路，作为恒阻抗进行设计，这样当然是最好，但笔者查阅大量书刊资料后，发现RC阻抗补偿电路的计算方法有多种,而得出的RC值也不相同，让人不易选择，只好按频点电阻法来进行设计。

首先，用图3所示电路连接，测出高、低音单元在分频点处的阻值（注意不要用单元标称阻抗代替，否则误差会很大，然后进行右上表中的计算和按图将LC元件连接,即告初步制作完成。

高、低音单元的灵敏度不平衡，可用电阻衰减调节（1997年《电子报》第15期有专门文章介绍），制作时建议使用优质聚丙烯电容，优化设计空芯电感，将元件用热熔胶固定在印制板上，电感可用棉线或塑料扎扣带加强固定，用搭棚焊的方法连接，做成高、低音通道各自独立的分线分音方式。

五、调试方法

根据声压级平方反比定律,点声源在自由空间中,距离增加一倍,声压级衰减6dB.利用这一定律,就可以进行下面的实际操作.

把音箱体和扬声器单元装好,不接分频器,用《雨果金碟》测试信号,按正常的放音方式,用固定音量2~3W,重复播放分频点处频率f,用图4自制的简易声压测试仪,在2m处测试声压,调节话筒音量电位器使数字万用表读数,为一容易记忆的整数,记下备用.然后,接入分频器低通网络,将声压计放在1m处,测试读数与上次应相同,否则,按读数大（小）增大（减小）电容量,直到读数相同（这时分频点频率f衰减6dB）.然后,将信号重新直接输入低音单元,将测试信号调节成高于分频点频率f的倍频程信号,用声压计在4m处测试声压,记下读数备用.最后,接入分频器低通网络,将声压计放在1m处,读数与上次相同,否则,稍加微调（这时倍频程频率f衰减12dB）,这样,低音网络就调试完毕.高音网络重复以上操作步骤,调节电感,注意第二步输入低于分频点频率f的倍频程信号.这样,一套高质量的分频器就制作和调试完成.

。

分频器的功能主要有两个:

一是产生标准秒脉冲信号;二是提供功能扩展电路所需的信号,如图4所示，仿电台报时用的1kHz的高音频信号和500Hz的低音频信号等.选用3片中规模集成电路计数器74LS90可完成上述功能.因每片为1/10分频,3片级联则可获得所需要的频率信号,即第一片的Q0端的输出频率为500Hz,第二片的Q3端输出的是10Hz,第三片的Q3端输出为1Hz.

3.3.1.1时分秒计数器的设计

分和秒计数器都是模数M=60的计数器，其计数规律为00—01—…—58—59—00…选74LS92作为十位计数器，74LS90作为个位计数器，再将他们级联组成模数M=60的计数器。

图5分秒计数器逻辑电路图

时计数器是一个“12翻1”的特殊进制计数器，即当数字钟运行到12时59分59秒，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为01时00分00秒，实现日常生活中习惯常用的计时规律。

选用74LS191和74LS74。

图6时计数器逻辑电路图

3.3.1.2校时电路的设计

当数字钟接通电源或者计数出现误差时，需要校正时间。

校时是数字钟应具备的基本功能。

一般电子手表都具有时，分，秒等校时功能。

为了使电路简单，这里只进行分和小时的校时。

如图7所示为校时电路逻辑图。

对校时电路的要求是，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。

校时方式有“快校时”和“慢校时”两种，“快校时”是通过开关控制，使计数器对1Hz的校时脉冲计数。

“慢校时”是用手动产生单脉冲作为校时脉冲。

图8示电路为校“时”，校“分”电路。

其中S1为校“分”用的控制开关，S2为校“时”用的控制开关，他们的控制功能如图表示。

校时脉冲采用分频器输出的1Hz脉冲，当S1或S2分别为“0”时可以进行快校时。

如果校时脉冲由单次脉冲产生器提供，则可以进行慢校时。

S1S2

功能

计数

校分

校时

需要注意的是，校时电路是由与非们构成的组合逻辑电路，开S1或S2为“1”或“0”时，可能会产生抖动，接电容C1，C2可缓解抖动。

所以实际使用时，一般会接一个RS触发器，将其改为去抖动开关电路。

图7校时电路逻辑图

图.1.2.2校时开

3.3.1.3主体电路的装调

①根据数字钟系统组成框图，按照信号的流向分级安装，逐级级联，这里的每一级是指组成数字钟的各功能电路。

②级联时如果出现时序配合不同步，或尖峰脉冲干扰，引起逻辑错乱，则可以增加多级逻辑门来延时。

如果显示字符变化很快，模糊不清，这可能是电源电流的跳变引起的，则可在集成电路期间的电源端Vcc加退耦滤波电容。

通常用几十个微法的大电容与0.01F的小电容相并联作为退耦滤波电路。

③画数字钟的主体逻辑电路图。

经过级联并纠正设计方案中的错误不不足之处后，再测试电路的逻辑功能是否满足设计要求。

最后画出满足设计要求的总体逻辑电路图，如果因为实验器材有限，则其中秒计数器的个位和时计数器的十位可采用发光二极管指示，因而可以省去2片译码器贺2片数码显示器。

图9数字钟主体电路逻辑图

④数字钟从原理上讲是一种典型的数字电路，可以由许多中小规模集成电路组成，所以可以分成许多独立的电路。

由石英晶体振荡器、分频器、计数器、译码器、显示器和校时电路组成，石英晶体振荡器产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器计数，计数结果通过"时"、"分"、"秒"译码器显示时间。

其中以校正电路代替时间计数电路中的时、分、秒之间的进位，当校时电路处于正常输入信号时，时间计数电路正常计时，但当分校正时，其不会产生向时进位，而分与时的校位是分开的，而校正电路也是一个独立的电路。

电路的信号输入由晶振电路产生，并输入各电路。

整个数字钟主体电路逻辑如图9所示。

4.功能扩展电路的设计

4.1定时控制电路的设计

数字钟在指定的时刻发出信号，或驱动音响电路“闹时”（这里用可用指示灯来代替音响电路）；或对某装置的电源进行接通或断开“控制”。

不管是闹还是控制，都要求时间准确，即信号的开始时刻与持续时间必须满足规定的要求。

例如要求6时59分发出闹钟信号，持续时间为1分钟

这是对应数字中的时个位计数器的状态

=0110，分十位计数器的状态为

=0101,分个位计数器的状态为

=1001。

若将上述技术其输出为1的所有输出端经过与门电路去控制指示灯，可以使指示灯正好在6点59分亮，持续1分钟后熄灭，所以闹时控制信号Z的表达式为

图10定时电路示意图

4.2仿广播电台正点报时电路的设计

仿广播电台正电报时的电路的设计要求是：

每当数字钟计时块要到正点时发出声响，通常按照4低音1高音的顺序发出间断声响，以最后一声高音结束的时刻为正点时刻。

仿广播电台正点报时的电路如图11所示。

这里采用的都是TTL与非门，如果用其他器件，则报时电路还会简单一些。

图11仿电台报时电路

图设4声低音（约500Hz）分别发生在59分51秒，53秒，55秒和57秒，最后一声高音（约1KHz）发生在59分59秒，它们的持续时间均为1秒。

如表2所示

CP/s

Q3s1

Q2s1

Q1s1

Q0s1

功能

鸣低音

停

鸣低音

停

鸣低音

停

鸣低音

停

鸣高音

停

表2秒个位计数器的状态

4.3报整点时数电路的设计

报整点时数电路的功能是：

每当数字钟计时到整点时发出声音，且几点响几声。

实现这一功能的电路主要由以下几个部分组成。

●减法计数器完成几点响几声的功能。

即从小时计数器的整点开始进行减法计数，直到零为止。

减法计数器选用74LS191组成，各控制端的作用如下

☉

为置数端。

当

=0时将小数计数器的输出经数据输出端

的数据置入

☉

为溢出负脉冲输入端，当减计数到0时，

输出一个负脉冲

☉

为加/减控制器。

=1时减法计数

☉为减法计数脉冲，兼作音响电路的控制脉冲

●编码器将小时计数器的5个输出端Q4，Q3，Q2，Q1，Q0按照“12翻1”的编码要求转换为减法计数器的4个输入端D3，D2，D1，D0所需要的BCD码。

编码器的真值表如表3所示

分进位脉冲

小时计数器输出

减法计数器输入

表3编码器的真值表

●逻辑控制电路控制减法计数器的清零和置数。

控制音响电路的输入信号。

根据以上要求，采用了如图12所示的报时整点时数的电路。

其中编码器时由与非门实现的组合逻辑电路，其输出的逻辑表达式由5变量的卡诺图可得。

图13各点的波形

4.4触摸报整点时数电路的设计

在有些场合（如夜间），不便于直接看显示时间，希望数字钟有触摸报时功能。

即触摸数字钟的某端，能够报当时的整点时数。

根据功能要求，不难设想在图9所示的电路基础上，增加一些触发脉冲控制电路，或将自动报时改为触摸报时电路即可。

产生触摸控制脉冲的电路有单次脉冲产生器，555集成电路定时器，单稳态触发器等。

5电路仿真调试

5.1实验过程中遇到的问题及解决方法

5.1.1面包板和芯片的测试

测试面包板各触点是否接通；有时电路不通的原因是因芯片引脚接触不良而造成的，因此，确认芯片是否接触良好是非常重要的。

5.1.2时间计数电路的连接与测试

六进制、十进制都没有什么大的问题，

展开阅读全文