简易加减计数器.docx
《简易加减计数器.docx》由会员分享，可在线阅读，更多相关《简易加减计数器.docx（10页珍藏版）》请在冰豆网上搜索。
简易加减计数器
1．设计目的
1、综合运用相关课程中所学到的知识去完成设计课题。
2、学会电路的设计与仿真。
3、能自己熟练连接实现逻辑电路。
4、掌握Proteus的基本用法。
5、掌握74LS283N芯片的逻辑功能和译码显示器的使用方法。
2．设计要求
1、用于两位以下十进制的加减运算。
2、以合适方式显示输入数据及计算结果。
3、设计要求被减数大于或等于减数。
3．总体设计
3．1电路方框图
图1电路方框图
3．2工作原理
先利用单刀双掷开关将加数（减数）与被加数（被减数）置入，然后通过将加数（减数）通过异或门进行逻辑组合，再通过74LS283N实现8421码的转换，最后接上7段数码管显示结果。
4．单元电路设计与分析
4.1加法电路
加法电路原理图如图1所示：
图1加法电路
4.2减法电路
图2减法电路
4.3元件清单以及元件介绍
名称
数量/个
74LS283四位加法器
2
74LS08二输入四与门
2
74LS86二输入四异或门
5
四段发光二极管
4
74LS27三输入三或非门
1
74LS04反向器
1
电源、电阻、开关
若干
表1元件清单
2、设计思路
第一步，置入两个四位二进制数。
例如（1001）,（0011）和（0101），（1000），同时在两个七段译码显示器上显示出对应的十进制数9，3和5，8。
第二步，通过开关选择加（减）运算方式；
第三步，若选择加运算方式所置数送入加法运算电路进行运算，同理若选择减运算方式，则所置数送入减法运算电路运算；
第四步，前面所得结果通过另外两个七段译码器显示。
即：
若选择加法运算方式，则（1000）+（0110）=（1110）十进制8+6=14并在七段译码显示器上显示14。
若选择减法运算方式，则（0101）-（1000）=（10011）十进制5-8=-3，并在七段译码显示器上显示-3。
3、运算方案
方案一
通过开关J1-J8接不同的高低电平来控制输入端所置的两个一位十进制数，J1-J4控制第一个数A，J5-J8控制第二个数B，译码显示器U12和U13分别显示所置入的两个数。
数A直接置入四位超前进位加法器74LS283N的A4-A1端，74LS283的B4-B1端接四个2输入异或门。
四个2输入异或门的一输入端同时接到开关J9上，另一输入端分别接开关J5-J8，通过开关J5-J8控制数B的输入。
当开关J9接低电平时，B与0异或的结果为B，通过加法器74LS283完成两个数A和B的相加。
当开关J1接高电平时，B与1异或的结果为B非,置入的数B在74LS283的输入端为B的反码，且74LS283的进位信号C0为1，其完成S=A+B（反码）+1，实际上其计算的结果为S=A-B完成减法运算。
由于译码显示器只能显示0-9，所以当A+B>9时不能显示，我们在此用另一片芯片74LS283完成二进制码与8421BCD码的转换，即S>9（1001）2时加上6（0110）2，产生的进位信号送入译码器U14来显示结果的十位，U15显示结果的个位。
由于减法运算时两个一位十进制数相减不会大于10，所以不会出现上述情况，用一片芯片U15即可显示结果。
方案二
由两异或门、两与门和一或门组成全加器，可实现一位二进制加逻辑运算，四位二进制数并行相加的逻辑运算可采用四个全加器串行进位的方式来实现，将低位的进位输出信号接到高位的进位输入端，四个全加器依次串行连接，并将最低位的进位输入端接逻辑“0”，就组成了一个可实现四位二进制数并行相加的逻辑电路。
通过在全加器电路中再接入两个反相器可组成一个全减器，实现一位二进制减逻辑运算，将来自低位的错位信号端接到向高位借位的信号端，依次连接四个全减器，构成可实现四位二进制数并行进行逻辑减运算的电路。
在两组电路置数端接开关控制置数输入加法还是减法运算电路，电路输出端接LED灯显示输出结果，输出为五位二进制数。
通过对两种方案的比较，为实现设计要求，首先在不计入数码管所需芯片的 情况下，方案二一共需要十二个芯片，电路的连接相当复杂，产生接线错误和导线接触不良的几率大大增加，而且耗费较高；而方案一一共需要七或九个芯片，且其中几个芯片只用到一两个门，相对接线较简单，容易实现。
其次，方案二采用串行进位和借位的方式来实现四位逻辑加减运算，任意一位的逻辑运算必须在前一位的运算完成之后才能进行，相较而言运算速度不高；而方案一采用的是超前进位的方式来实现四位逻辑运算的，每位的进位只有加数和被加数决定，而与低位的进位无关，它的运算速度较方案二高出很多。
综上所述，方案一较方案二更加优秀，不仅电路简单而且运算速度更快，所以，这里采用方案一。
（二）部分电路设计
1、加法电路的实现
用两片4位全加器74LS283N和门电路设计一位8421BCD码加法器。
由于一位8421BCD数A加一位数B有0到18这十九种结果。
而且由于显示的关系当大于9的时候要加六转换才能正常显示，所以设计的时候S>9（1001）时要加上（0110）
2。
并有以下真值表：
0
0
0
0
0
0
0
需
要
转
换
0
0
0
0
1
0
1
0
0
0
1
0
0
2
0
0
0
1
1
0
3
0
0
1
0
0
0
4
0
0
1
0
1
0
5
0
0
1
1
0
0
6
0
0
1
1
1
0
7
0
1
0
0
0
0
8
0
1
0
0
1
0
9
0
1
0
1
0
1
10
0
1
0
1
1
1
11
0
1
1
0
0
1
12
0
1
1
0
1
1
13
0
1
1
1
1
1
14
0
1
1
1
1
1
15
1
0
0
0
0
0
16
1
0
0
1
0
17
1
0
0
1
0
0
18
1
0
0
1
1
0
19
1
0
1
0
0
0
20
1
0
1
0
1
0
21
1
0
1
1
0
0
22
无
关
项
1
0
1
1
1
0
23
1
1
0
0
0
0
24
1
1
0
0
1
0
25
1
1
0
1
0
1
26
1
1
0
1
1
1
27
1
1
1
0
0
1
28
无
关
项
1
1
1
0
1
1
29
1
1
1
1
0
1
30
1
1
1
1
1
1
31
有前16项得：
Y=S3S2+S3S1
即：
U1输出端若有大于9的数，则会产生进位信号，使U2最后的结果做加六处理。
由后10项得:
Y=CO=1即：
U1的输出若大于15，则会自动产生进位信号。
由以上两式得
Y=S3S2+S3S1+CO
由于用与非门比较方便所以我们选用了与非门电路有以下两种选择：
（1）Y=C4+S4S3+S4S2=C4+S4S3+S4S2=C4·S4S3·S4S2
（2）Y=C4+S4S3+S4S2=C4+S4S3+S4S2=C4·S4S3·S4S2
但由于
（1）方式简单所以我们选用了
（1）方式得到了如下的理论图:
其中六反向器的输出即为上步推导出的Y=C4+S4S3+S4S2=C4+S4S3+S4S2
2、减法电路的实现
该电路功能为计算A-B。
若n位二进制原码为N原，则与它相对应的补码为N补=2n-N原,补码与反码的关系式为N补=N反+1，A-B=A+B补-2n=A+B反+1-2n
因为B⊕1=B非，B⊕0=B，所以通过异或门74LS86N对输入的数B求其反码，并将进位输入端接逻辑1以实现加1，由此求得B的补码。
加法器相加的结果为：
A+B反+1。
由于2n=16=（10000）,相加结果与2n相减只能由加法器进位输出信号完成。
当进位输出信号为1时，它与2n的差为0；当进位输出信号为0时，它与2n差值为1，同时还要发出借位信号。
因为设计要求被减数大于或等于减数，所以所得的差值就是A-B差的原码，借位信号为0。
图减法电路
图加法显示电路
图减法显示电路
表2
74LS283N为四位二进制超前进位全加器，可进行两个四数的加法运算，每位有和输出Σ1~Σ4，进位由第四位得到C4。
74LS283N芯片的逻辑符号如图7所示：
图74LS283N的逻辑符号
图中A4~A1，B4~B1为四位二进制数，作为加数，C0为低位的进位。
Σ1~Σ4为加法器的和，C4为本位的进位。
除此还有4个74LS86N异或门，实现数B的置数，1个74ALS86N异或门实现减法运算时用到，另外的2个74ALS08N和74LS27N、74LS04N均为处理数码管只能显示0-9的问题时用到。
完整电路图
总结
通过这次课程设计，加强了我们动手、思考和解决问题的能力。
在整个设计过
程中，经常会遇到这样那样的情况，就是心里老想着这样的接法可以行得通，但实
际接上电路，总是实现不了，因此耗费在这上面的时间用去很多。
我做课程设计的
同时也是对课本知识的巩固和加强，由于课本上的知识太多，平时课间的学习并不
能很好的理解和运用各个元件的功能，而且考试内容有限，所以在这次课程设计过
程中，我们了解了很多元件的功能，并且对于其在电路中的使用有了更多的认识。
升级会员 