基于verilog的数字秒表的设计实现.docx
《基于verilog的数字秒表的设计实现.docx》由会员分享,可在线阅读,更多相关《基于verilog的数字秒表的设计实现.docx(10页珍藏版)》请在冰豆网上搜索。
![基于verilog的数字秒表的设计实现.docx](https://file1.bdocx.com/fileroot1/2022-11/25/d6e1dcfc-de9a-43c5-ae1f-24fab882f650/d6e1dcfc-de9a-43c5-ae1f-24fab882f6501.gif)
基于verilog的数字秒表的设计实现
基于verilog的数字秒表的设计实现
————————————————————————————————作者:
————————————————————————————————日期:
ﻩ
《HDL语言应用与设计》
实验报告
基于VerilogHDL数字秒表的设计
ﻩﻩﻩ班级:
信科13-01班
ﻩﻩﻩ姓名:
张谊坤
ﻩﻩ学号:
教师:
王冠军
基于VerilogHDL数字秒表的设计
一、秒表功能
1. 计时范围:
00:
00:
00—59:
59:
99
2.显示工作方式:
八位数码管显示
ﻩ 3.具有暂停和清零的功能
二、实验原理
1.实验设计原理
(1)秒表的逻辑结构较简单,它主要由十进制计数器、六进制计数器、分频器、数据选择器、和显示译码器等组成。
在整个秒表中最关键的是如何获得一个精确的100HZ计时脉冲,除此之外,整个秒表还需有一个启动信号和一个清零信号,以便秒表能随意停止、启动以及清零复位。
(2)秒表有共有8个输出显示,其中6个显示输出数据,分别为百分之一秒、十分之一秒、秒、十秒、分、十分,所以共有6个计数器与之相对应;另外两个为间隔符,显示‘-’。
8个计数器的输出全都为BCD码输出,这样便与同显示译码器连接。
(3)可定义一个24位二进制的寄存器hour用于存放8个计数器的输出,寄存器从高位到低位每连续4位为一组,分别存放百分之一秒、十分之一秒、间隔符、秒、十秒、间隔符、分、十分。
由频率信号输出端输出频率为100HZ的时钟信号,输入到百分之一秒模块的时钟端clk,百分之一秒模块为100进制的计数器,当计数到“1001”时,百分之一秒模块清零,同时十分之一秒模块加1;十分之一秒模块也为100进制的计数器,当计数到“1001”时,十分之一秒模块清零,同时秒模块加1;以此类推。
直到分模块计数到59进59。
秒表计数单位与对应输出信号
hour[3:
0]
百分之一秒
hour[7:
4]
十分之一秒
hour[11:
8]
秒
Hour[15:
12]
十秒
Hour[19:
16]
分
hour[23:
20]
十分
(4)为了消除按键消抖问题,定义寄存器key-inner来存储按键key的输入信号,key-flag作为启动/暂停的转换标志,key-inner[0]出现一个下降沿时,key-flag取反一次,当key-flag为0时计数器启动,1时计数器暂停,当key-flag为1同时key-inner[1]为9时,计数器清零。
(5)定义18位寄存器count用于存放分频和扫描用的计数值。
50MHZ的时钟信号500000分频,得到100HZ的时钟信号,而计数器以50MHZ的时钟信号218分频扫描8个七段译码器。
2.实验原理框图
秒表设计原理框图
三、实验过程
1、秒表总程序:
moduledapeng(clk_50M,dig,seg,ena,key);
input[1:
0]key;
inputclk_50M;ﻩﻩﻩ//输入频率为50MHZ的时钟
output[2:
0]dig;//数码管位选
output[7:
0]seg;ﻩﻩ//数码管段选
outputena;//3-8译码器使能
reg[2:
0]dig,count3b;
reg[7:
0]seg;
reg[3:
0]disp_dat;//定义显示数据寄存器
reg[18:
0]count;//定义计数寄存器
reg[23:
0]hour;ﻩ//定义现在时刻寄存器
regclk100;ﻩﻩ//50MHZ的时钟信号500000分频,得到100HZ的时钟信号
regkey_flag;//启动/暂停的切换标志
reg[1:
0]key_inner;
assignena=0;
//按键输入缓存
always@(posedge count[16])
begin
ﻩkey_inner<=key;
end
always@(negedgekey_inner[0])
begin
key_flag=~key_flag;
end
//0.01秒信号产生部分,产生100HZ的时钟信号
always@(posedgeclk_50M)
begin
ﻩif(count==249999)
begin
ﻩﻩclk100<=~clk100;
ﻩﻩcount<=0;
end
ﻩelse
ﻩcount<=count+1'b1;
end
//数码管动态扫描显示部分
always@(posedge count[10])ﻩ
begin
count3b=count3b+1;
case(count3b)ﻩﻩﻩﻩ
ﻩ3'd7:
disp_dat=hour[3:
0];
3'd6:
disp_dat=hour[7:
4];ﻩ
ﻩ3'd5:
disp_dat=4'ha;ﻩﻩﻩ
3'd4:
disp_dat=hour[11:
8];ﻩ
ﻩ3'd3:
disp_dat=hour[15:
12];ﻩ
ﻩ3'd2:
disp_dat=4'ha;ﻩﻩﻩ
ﻩ3'd1:
disp_dat=hour[19:
16];ﻩﻩ
ﻩ3'd0:
disp_dat=hour[23:
20];ﻩ
ﻩdefault:
disp_dat=4'bxxxx;
ﻩendcase
ﻩdig=count3b;
end
always@(disp_dat)
begin
case(disp_dat)
4'h0:
seg=8'h3f;
4'h1:
seg=8'h06;
ﻩ4'h2:
seg=8'h5b;
ﻩ4'h3:
seg=8'h4f;
ﻩﻩ4'h4:
seg=8'h66;
ﻩ4'h5:
seg=8'h6d;
ﻩ4'h6:
seg=8'h7d;
ﻩ4'h7:
seg=8'h07;
ﻩ4'h8:
seg=8'h7f;
ﻩ4'h9:
seg=8'h6f;
4'ha:
seg=8'h40;
default:
seg=8'bxxxxxxxx;ﻩ
ﻩendcase
end
//计时处理部分
always@(posedgeclk100)//计时处理
begin
ﻩif(!
key_inner[1]&&key_flag==1)//判断是否复位键
begin
ﻩﻩhour=24'h0;ﻩﻩﻩ
ﻩﻩend
ﻩelseif(!
key_flag)ﻩ
begin
ﻩﻩhour[3:
0]=hour[3:
0]+1;ﻩ
ﻩif(hour[3:
0]==4'ha)
ﻩﻩbegin
ﻩhour[3:
0]=4'h0;
hour[7:
4]=hour[7:
4]+1;ﻩ
ﻩﻩif(hour[7:
4]==4'ha)
ﻩﻩbegin
ﻩﻩhour[7:
4]=4'h0;
ﻩﻩﻩhour[11:
8]=hour[11:
8]+1;
ﻩﻩﻩif(hour[11:
8]==4'ha)
ﻩbegin
ﻩﻩhour[11:
8]=4'h0;
ﻩﻩﻩhour[15:
12]=hour[15:
12]+1;
ﻩﻩﻩif(hour[15:
12]==4'h6)
ﻩbegin
ﻩﻩﻩhour[15:
12]=4'h0;
ﻩﻩhour[19:
16]=hour[19:
16]+1;
ﻩﻩif(hour[19:
16]==4'ha)
ﻩﻩﻩﻩﻩbegin
ﻩﻩﻩﻩhour[19:
16]=4'h0;
ﻩﻩﻩﻩﻩhour[23:
20]=hour[23:
20]+1;
ﻩﻩﻩﻩend
ﻩﻩﻩﻩif(hour[23:
20]==4'h6)
ﻩﻩﻩhour[23:
20]=4'h0;
ﻩﻩﻩend
ﻩend
ﻩend
end
ﻩend
end
endmodule
2.编译调试
编译后结果如下:
ﻩ编译正确,接下来进行硬件测试。
3.硬件实现
根据如下各表绑定硬件引脚:
50MHZ晶振与FPGA管脚配置表
信号名称
对应FPGA管脚名称
功能说明
50MHZ
Pin_L1
50MHZClock input
八位七段数码管接口与FPGA管脚配置表
信号名称
FPGAI/O名称
核心板接口管脚号
功能说明
Seg[0]
Pin_M6
JP1_28
7-Segdisplay“a”
Seg[1]
Pin_M5
JP1_27
7-Segdisplay“b”
Seg[2]
Pin_L8
JP1_26
7-Segdisplay“c”
Seg[3]
Pin_J4
JP1_25
7-Segdisplay“d”
Seg[4]
Pin_H6
JP1_24
7-Segdisplay“e”
Seg[5]
Pin_H5
JP1_23
7-Segdisplay “f”
Seg[6]
Pin_H4
JP1_22
7-Segdisplay“g”
Seg[7]
Pin_H3
JP1_20
7-Segdisplay“dp”
SEL[0]
Pin_N6
JP1_31
7-SegCOMportsetcle
SEL[1]
Pin_N4
JP1_30
SEL[2]
Pin_N3
JP1_29
按键开关模块接口与FPGA管脚配置表
信号名称
FPGAI/O名称
核心板接口管脚号
功能说明
S[0]
Pin_Y18
JP2_49
‘S1’Switch
S[1]
Pin_Y19
JP2_47
‘S2’ Switch
S[2]
Pin_Y20
JP2_45
‘S3’ Switch
S[3]
Pin_W20
JP2_43
‘S4’Switch
S[4]
Pin_Y17
JP2_50
‘S5’Switch
S[5]
Pin_V15
JP2_48
‘S6’ Switch
S[6]
Pin_V14
JP2_46
‘S7’Switch
S[7]
Pin_U15
JP2_44
‘S8’ Switch
引脚绑定后如下如图所示:
绑定完成后编译,无错误后下载测试:
硬件测试结果:
ﻩ数码管显示格式为:
00-00-00,计时进行,Run/stop和Reset功能键由FPGA板子上的开关栏的key[0]和key[1]代替,按一下key[0]键,数码管上的时间停止计时,然后按下key[1]键,数码管上时间清零复位为00-00-00;接着再按一下key[0]键,数码管重新开始计时。
四、实验感悟
经过这次的实验,让我们对VerilogHDL语言掌握程度加深了,对QuartusII这个软件的使用也相对开始来说更加熟悉,经过实验,对课上的知识有了进一步的熟悉。
当然,试验期间也存在许多问题,刚开始写程序时常因VerilogHDL语言的不熟悉,常出现综合错误的问题,有时程序虽然编译没有错误,但下到板子上时,却显示有误,还需要经过多次的调试。
总的来说,只要仔细检查、并经常使用该语言后,就会在很大程度上避免诸如语法错误等非逻辑问题。
在定义寄存器用于计数功能时,最好先赋初值。
对于复杂的逻辑功能的电路实现,可以采用分模块的方法,以便检查程序的正误,而对于功能较简单的电路设计,只需要一个模块,从而避免在模块间连接时出现错误。
对于需要存放的比较大数据,最好直接采用整型,而不用定义寄存器,从而避免数据溢出。
通过此次的实验,我们还认识到:
写程序时应该养成良好的书写习惯,如在关键处加备注;定义变量、工程名、文件名时应用能“望词生义”的效果;嵌套程序应对齐书写等。